PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 19.11.2019 at 4:00 PM CET
Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017130861) POWER SUPPLY CIRCUIT AND ELECTRONIC APPARATUS PROVIDED WITH POWER SUPPLY CIRCUIT
Document

明 細 書

発明の名称 電源回路およびその電源回路を備えた電子機器

技術分野

0001  

背景技術

0002   0003  

先行技術文献

特許文献

0004  

発明の概要

発明が解決しようとする課題

0005  

課題を解決するための手段

0006   0007  

発明の効果

0008  

図面の簡単な説明

0009  

発明を実施するための形態

0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064  

符号の説明

0065  

請求の範囲

1   2   3   4   5   6   7   8  

図面

1   2   3   4   5   6   7   8   9   10   11   12  

明 細 書

発明の名称 : 電源回路およびその電源回路を備えた電子機器

技術分野

[0001]
 本発明は、微小電力を発電する発電素子の出力を所望の電圧に変換して負荷に供給する電源回路および電子機器に関するものである。

背景技術

[0002]
 従来、環境発電素子の中でその出力電圧がピークで数10V~数100V、その出力インピーダンスが数MΩ以上、およびその出力電力が数10μW程度のような発電素子が知られている。その発電素子で発電された電力を所望の電圧に変換する電源回路が下記の特許文献1に開示されている。特許文献1の電源回路はチョッパ型のDC/DCコンバータであり、インバータによって発振回路を構成し、スイッチング制御をおこなっている。
[0003]
 しかし、特許文献1の電源回路はインバータを常に駆動させている。そのため電源回路自体の消費電力が大きくなり、発電素子から所望の電圧に変換するときの効率が低下する。

先行技術文献

特許文献

[0004]
特許文献1 : 特開2014-33494号

発明の概要

発明が解決しようとする課題

[0005]
 本発明の目的は、従来に比べて電源回路自体の消費電力の低減が可能で、変換効率の高い電源回路および電子機器を提供することにある。

課題を解決するための手段

[0006]
 本発明は、発電素子の出力を所望の電圧に変換して負荷に電力を効率よく供給するための電源回路およびその電源回路を使用した電子機器である。電源回路は、発電素子から出力される電力を蓄電する第1コンデンサと、第1コンデンサに接続されたスイッチ回路と、第1コンデンサの端子電圧を検知し、第1コンデンサの端子電圧が第1所定値になるとスイッチ回路をオンにする信号を出力する第1制御回路と、第1コンデンサと第1制御回路の間に接続され、第1コンデンサの端子電圧が第1所定値よりも低い第2所定値になるとオンになる第1ツェナーダイオードとを備える。第1所定値は第1コンデンサへの充電効率が高い近辺の電圧である。
[0007]
 発電素子で発電された電力は第1コンデンサで蓄電される。第1コンデンサの端子電圧が第2所定値になると第1ツェナーダイオードがブレークダウンしてオンになり、第1制御回路に電力供給される。第1コンデンサの端子電圧が第1所定値になれば、第1制御回路がスイッチ回路をオンにする。

発明の効果

[0008]
 本発明によると、特許文献1のようにインバータが常に駆動する発振回路を備えない。第1コンデンサの端子電圧が第2所定値になるまで第1制御回路に電力供給はされず、第1制御回路での電力消費を低減できる。特許文献1の回路のように第1制御回路が常に駆動することは無い。第1所定値は第2所定値よりも高く、第1コンデンサの端子電圧が第2所定値になった後は第1制御回路が駆動しており、第1制御回路はスイッチ回路を駆動させることができる。第1所定値が第1コンデンサへの充電効率が高い近辺であり、電源回路の効率が良い。

図面の簡単な説明

[0009]
[図1] 本発明の電源回路の回路図である。
[図2] 発電素子、整流回路および第1コンデンサのみの回路図である。
[図3] 発電素子の起電力のグラフの一例である。
[図4] 第1コンデンサの充電効率と充電電圧の関係を示すグラフである。
[図5] 第1コンデンサと並列に抵抗を接続した回路図である。
[図6] スイッチングの状態を示すタイミングチャートである。
[図7] 第1コンデンサの充電電圧の時間変化を示すグラフであり、(a)は第1ツェナーダイオードが有り、(b)は第1ツェナーダイオードが無い場合のグラフである。
[図8] 第2スイッチング素子のスイッチングの状態を示す図である。
[図9] 負荷に供給する電圧と時間との関係を示すグラフである。
[図10] 本発明の他の電源回路の回路図である。
[図11] 本発明の他の電源回路の回路図である。
[図12] 本発明の他の電源回路の回路図である。

発明を実施するための形態

[0010]
 本発明の電源回路および電子機器について図面を使用して説明する。電源回路はチョッパ型のDC/DCコンバータである。
[0011]
 図1に示す本発明の電源回路10は、発電素子12で発電された電力を所定の電圧に変換し、負荷Rxに給電するための回路である。電源回路10は、整流回路14、第1コンデンサC1、第1制御回路IC1、第1ツェナーダイオードD1、スイッチ回路16、インダクタL1、フライホイールダイオードD5、第2コンデンサC2、および第2制御回路IC2を備える。
[0012]
 発電素子12は、発電源Gとして振動発電素子や圧電素子が挙げられ、出力インピーダンスR1は高くなっている。たとえば、発電素子12の出力は数10V~数100Vの交流電圧、出力インピーダンスR1は数MΩ以上である。
[0013]
 整流回路14はダイオードを使用した全波整流回路である。整流回路14によって発電素子から出力された交流電圧を整流する。なお、整流回路14は半波整流回路を使用しても良い。発電素子12から出力される電圧が直流の場合は整流回路14を省略しても良い。
[0014]
 第1コンデンサC1は整流回路14と並列に接続されている。第1コンデンサC1は、整流回路14で整流された電力を蓄電する。
[0015]
 ここで、図2のように発電素子12、整流回路14および第1コンデンサC1のみの回路を考える。一例として発電源Gの起電力のパターンが図3の正弦波のような場合、第1コンデンサC1の充電電圧(端子電圧)と充電効率の関係は図4のようになる。図4は一例であり、発電源Gの起電力パターン(直流電圧、交流電圧やその値の変化等)によって異なる。したがって、第1コンデンサC1の充電電圧が最大充電効率になるように、発電源Gの起電力に合わせて第1コンデンサC1の維持すべき最大充電効率の電圧Vmを決定する。たとえば、発電源Gの起電力が図3の正弦波のような場合、最大充電電圧の約41%付近の電圧で最大充電効率を得られることができる。この最大充電効率の電圧Vmを維持しながら電圧変換することで効率の良い電源回路10を構成することができる。
[0016]
 図5のように第1コンデンサC1と並列に抵抗R0を接続した場合、発電源Gで発電された電力が抵抗R0で消費されるため、第1コンデンサC1の充電効率が低くなる。なお、抵抗R0は電源回路10において第1コンデンサC1を除いた構成部品(図1において第1コンデンサC1よりも右側部分)を負荷に見立てたものである。本願では電源回路10の充電効率が低下しないように、電源回路10で不要に電力を消費しないようにしており、以下に説明する。
[0017]
 図1のように、電源回路10では第1制御回路IC1と第1ツェナーダイオードD1が直列接続され、かつ第1コンデンサC1と並列接続されている。第1制御回路IC1は第1コンデンサC1の端子電圧が図4のように最大充電効率の電圧Vm付近の第1所定値V1になるとスイッチ回路16を駆動させる回路である。第1制御回路IC1はIC(Integrated Circuit)を使用する。
[0018]
 第1ツェナーダイオードD1は第1コンデンサC1の端子電圧が第2所定値V2になるとブレークダウンしてオンになる。第1ツェナーダイオードD1のアノードは第1制御回路IC1に接続されており、カソードは第1コンデンサC1に接続されている。図6に示すように、第1ツェナーダイオードD1がオンになると、第1制御回路IC1に電力を供給できる。第1ツェナーダイオードD1は1つに限定されず、複数のツェナーダイオードを直列接続し、第2所定値V2でブレークダウンするようにしても良い。
[0019]
 上述した第2所定値V2は第1所定値V1よりも低い。第1コンデンサC1の端子電圧が第2所定値V2になると第1ツェナーダイオードD1がオンになり、第1制御回路IC1に電力が供給される。第2所定値V2になるまで第1制御回路IC1は停止しており、消費電力が低減できる。
[0020]
 第1所定値V1と第2所定値V2が大きく異なると第1制御回路IC1が駆動する時間が長くなり、消費電力が大きくなる。そのため、第1所定値V1と第2所定値V2は大きく異ならない方が良く、たとえば1~3V程度の差になるようにする。
[0021]
 第2所定値V2になるまで第1制御回路IC1が停止しているため、第1コンデンサC1は効率よく充電される。図7(a)に示すように、第1ツェナーダイオードD1が無い場合(図7(b))に比べて本願は単位時間当たりの充電回数を多くできる。そのため効率よく第1コンデンサC1に蓄電した電荷を第2コンデンサC2に移動して蓄電できる。
[0022]
 図7(a)において第2所定値V2の前後で第1コンデンサC1の充電スピードが異なっている。これは第1制御回路IC1で電力消費されているか否かの違いによるものである。第2所定値V2未満の時は第1制御回路IC1で電力が消費されていないため、充電スピードが速い。第2所定値V2になった後には第1制御回路IC1が駆動しており、第1コンデンサC1の充電スピードが遅くなる。この時の充電スピードは、図7(b)の第1ツェナーダイオードD1が無いときと同じである。
[0023]
 また後述するように第1および第2スイッチング素子Q1,Q2がオフになった後に第1コンデンサC1の充電が開始されるときの端子電圧をVxとする。図4と図7(a)に示すように第1所定値V1と端子電圧Vxの間に最大充電効率の電圧Vmがある。第1所定値V1と端子電圧Vxは最大充電効率の電圧Vmの付近の電圧であり、たとえば第1所定値V1と端子電圧Vxは最大充電効率の電圧Vmに対して数Vから十数Vの差である。最大充電効率の電圧Vmとその付近の電圧を利用して第1コンデンサC1を充電しており、発電素子12で発電された電力の利用効率が良い。
[0024]
 図6に示すように、第1コンデンサC1の充電電圧が第1所定値V1になると、第1制御回路IC1はスイッチ回路16をオンさせる信号を出力する。第1所定値V1が第2所定値V2よりも高いため、第1所定値V1になった時に第1制御回路IC1は駆動しており、第1制御回路IC1は上記の信号を出力できる。
[0025]
 第1制御回路IC1に印加される電圧は、第1コンデンサC1の充電電圧から第1ツェナーダイオードD1のブレークダウン電圧を引いた値である。第1制御回路IC1に印加される電圧=第1所定値V1-第2所定値V2になった時に、第1制御回路IC1はスイッチ回路16をオンさせる信号を出力するように構成する。
[0026]
 図6に示すように、第1制御回路IC1の出力信号はオンになった瞬間にオフになろうとする。これは、第1コンデンサC1に充電された電力がインダクタL1に供給された瞬間に、第1コンデンサC1の電荷がスイッチ回路16およびインダクタL1を通して第2コンデンサC2に移動し、第1コンデンサC1の電荷が放電され、第1コンデンサC1の端子電圧は第1所定値V1よりも低くなるためである。第1制御回路IC1がヒステリシスを有する回路(IC)を使用すれば、オフになるまでにわずかな時間が生じ、このわずかな時間によってスイッチ回路16をオンにすることができる。
[0027]
 スイッチ回路16は第1コンデンサC1の端子電圧が第1所定値V1になるとオンになる回路である。スイッチ回路16は、第1コンデンサC1とインダクタL1の間にある第1スイッチング素子Q1と第2スイッチング素子Q2、第1制御回路IC1によってオン・オフされる第3スイッチング素子Q3、第1および第2スイッチング素子Q1、Q2と第3スイッチング素子Q3の間に接続された第2ツェナーダイオードD2を備える。
[0028]
 第1スイッチング素子Q1と第2スイッチング素子Q2はpチャネルのMOSFET(metal oxide semiconductor field effect transistor)である。第1スイッチング素子Q1のドレインが第1コンデンサC1に接続され、第2スイッチング素子Q2のドレインがインダクタL1に接続されている。また、2つのスイッチング素子Q1、Q2はソース同士が接続されている。第1スイッチング素子Q1と第2スイッチング素子Q2はボディダイオードを備えている。
[0029]
 第1スイッチング素子Q1のゲート・ソース間に抵抗R2が接続されている。抵抗R2によってゲートへの入力を安定させことができる。
[0030]
 第2スイッチング素子Q2のゲート・ソース間にnpn型のトランジスタT1が接続されている。また、トランジスタT1のコレクタ・ベース間に抵抗R3が接続されている。第1および第2スイッチング素子Q1、Q2がオンになった後に第1コンデンサC1の電圧が降下し、第1制御回路IC1の出力信号がオフし、第3スイッチング素子Q3がオフした後、第1スイッチング素子Q1と第2スイッチング素子Q2がオフし、再び充電が開始される時の第1コンデンサC1の端子電圧Vxがこの抵抗R3によって決定される(図7(a))。この抵抗R3の抵抗値を大きくすると第1コンデンサC1の端子電圧Vxが大きく落ち、小さくすると端子電圧Vxの落ち方が小さい。そこで最大充電効率の電圧Vmが第1所定値V1と端子電圧Vxの間に入り、第2コンデンサC2への充電効率が最大となるように抵抗R3の値を決めるのが望ましい。
[0031]
 第3スイッチング素子Q3はnチャネルのMOSFETである。周知のMOSFETと同様に第3スイッチング素子Q3はボディダイオード(図示省略)を備えている。第3スイッチング素子Q3はゲートが第1制御回路IC1の出力に接続されている。第3スイッチング素子Q3は第1制御回路IC1から出力された信号によってオン・オフの制御がされる。第3スイッチング素子Q3のゲート・ソース間に抵抗R4が接続さている。この抵抗R4によってゲートへの入力を安定させる。
[0032]
 第2ツェナーダイオードD2は1つに限定されず、必要に応じて複数のツェナーダイオードを直列接続しても良い。第2ツェナーダイオードD2のアノードが第3スイッチング素子Q3のドレインに接続されている。第2ツェナーダイオードD2のカソードは、ダイオードD3、D4を介して第1および第2スイッチング素子Q1、Q2のゲートに接続されている。
[0033]
 第3スイッチング素子Q3がオンになると、第2ツェナーダイオードD2がオンになり、第1スイッチング素子Q1および第2スイッチング素子Q2がオンになる。第1スイッチング素子Q1および第2スイッチング素子Q2がオンになる電圧を確保できるように第2ツェナーダイオードD2のブレークダウン電圧を設定する。そのため、第1所定値V1から第2ツェナーダイオードD2のブレークダウン電圧を引いた値が第1および第2スイッチング素子Q1、Q2のオン電圧よりも大きくなるようにする。
[0034]
 周知の回路では第2スイッチング素子Q2のゲートには抵抗を接続するが、本願では第2ツェナーダイオードD2が接続されている。図8に示すように、第2スイッチング素子Q2がオンになる際のスピードは、実線x1で示した本願と点線x2で示した従来とで異なる。本願は従来の回路よりもスイッチングのスピードが速く、図8の領域Xの分だけ消費電力の損失を改善できる。
[0035]
 周知のMOSFETと同様に第1スイッチング素子Q1と第2スイッチング素子Q2はボディダイオード(寄生ダイオード)を備えている。発電素子12の発電量が少なくなり、第1コンデンサC1の電圧が第2コンデンサC2の電圧よりも低くなると、インダクタL1と第2スイッチング素子Q2のボディダイオード経由で逆流しようとする。この逆流を第1スイッチング素子Q1のボディダイオードが阻止する。また、第1スイッチング素子Q1の代わりにダイオードを使用することも考えられるが、ダイオードの電圧降下はMOSFETがオンになった時の電圧降下よりも大きく、消費電力が大きくなるため、好ましくない。
[0036]
 第2スイッチング素子Q2がオフになる際に、第2スイッチング素子Q2のゲートに帯電したゲート電荷を放電する必要がある。このゲート電荷の放電が速いと第2スイッチング素子Q2は短時間でオフになる。本願では第2スイッチング素子Q2がオフになる際に、抵抗R3を介してトランジスタT1がオンになり、トランジスタT1でゲート電荷を強制的に放電することができる。図8に示すように実線y1で示した本願と点線y2で示したトランジスタT1無しでは第2スイッチング素子Q2のオフになるスピードが異なる。本願は第2スイッチング素子Q2がオフになる時間が速く、図8の領域Yの分だけ電力消費の損失を改善できる。
[0037]
 第1スイッチング素子Q1にはトランジスタT1が接続されていない。これは第2スイッチング素子Q2がオフになれば、第1スイッチング素子Q1は次のオンになるときにまでにオフになっていれば良いからであり、第1スイッチング素子Q1を第2スイッチング素子Q2のように急速にオフにする必要が無い。第1スイッチング素子Q1は抵抗R2を介してゲート電荷が放電される。
[0038]
 第1スイッチング素子Q1と第2スイッチング素子Q2のゲートにダイオードD3、D4のアノードが接続され、かつダイオードD3、D4のカソード同士が接続されている。第2スイッチング素子Q2のゲート電荷がトランジスタT1で放電されるとき、第1スイッチング素子Q1のゲート電荷はトランジスタT1で放電されない。第2スイッチング素子Q2のゲート電荷を放電する際、第1スイッチング素子Q1のゲート電荷に影響されず、高速で放電できる。
[0039]
 インダクタL1はスイッチ回路16がオンになった時に第1コンデンサC1に充電された電力を磁気エネルギーとして蓄える。インダクタL1とアースの間にフライホイールダイオードD5が接続されており、スイッチ回路16がオフになるとインダクタL1が電流を保とうとして逆起電力が発生し、フライホイールダイオードD5を介して第2コンデンサC2と負荷Rxに電流が流れる。フライホイールダイオードD5はショットキーバリアダイオードを使用することができ、通常のダイオードに比べて電圧降下を低くすることができる。
[0040]
 インダクタL1に接続された第2コンデンサC2は電解コンデンサ、セラミックコンデンサ、フィルムコンデンサなどの種々のコンデンサを使用することができる。第2コンデンサC2によって発電素子12が発電した電力を蓄電し、出力を平滑することができる。
[0041]
 第2制御回路IC2は負荷Rxへの接続端子18に接続されており、負荷Rxに供給する電圧を監視する回路である。第2制御回路IC2は下記のような動作をするICを使用する。第2制御回路IC2に第4スイッチング素子Q4が接続されており、図9のように負荷Rxに供給する電圧が第3所定値V3になれば、第4スイッチング素子Q4をオンにする信号を出力する。
[0042]
 第2制御回路IC2はヒステリシスを有する回路を使用する。そのため、第4スイッチング素子Q4をオンにする信号を出力した後、負荷Rxの両端電圧は第3所定値V3よりも低下するが、負荷Rxの両端電圧が第4所定値V4まで低下すると、上記出力信号の出力が停止する。負荷Rxの両端電圧が第4所定値V4になると、第4スイッチング素子Q4はオフになる。負荷Rxの両端電圧がV3になってからV4になるまでの間、第4スイッチング素子Q4をオンにできる。
[0043]
 第4スイッチング素子Q4はnチャネルのMOSFETが使用できる。周知のMOSFETと同様に第4スイッチング素子Q4はボディダイオード(図示省略)を備えている。第4スイッチング素子Q4のゲートが第2制御回路IC2の出力に接続されている。第4スイッチング素子Q4のドレインは第1制御回路IC1の入力に接続され、ソースはアースに接続されている。第4スイッチング素子Q4のゲート・ソース間には抵抗R5が接続されており、ゲートへの入力を安定させている。
[0044]
 第4スイッチング素子Q4がオンになるとアース電位が第1制御回路IC1に入力される。第1コンデンサC1の端子電圧は第2所定値V2以上にはならず第1制御回路IC1には電力が供給されない。そのため第1制御回路IC1は動作しない。負荷Rxへの供給電圧が第3所定値V3になっていれば第1制御回路IC1が動作せず、負荷Rxの両端に過電圧がかからない。また、第1制御回路IC1の入力がアースにつながるが、発電素子12の出力インピーダンスR1が高いため、電源回路10を破損することは無い。第3所定値V3は負荷Rxの駆動電圧であり、第3所定値V3よりも高い電圧になることを防止する。
[0045]
 電源回路10および負荷Rxによって電子機器を構成する。電子機器は、発電素子12で発電された電力を電源回路10で所定の電圧に変換し、負荷Rxを駆動させるのに使用するものであれば任意である。たとえば負荷Rxが表示回路(液晶ディスプレイなどを含む)であれば、電子機器は表示装置になる。さらに電子機器は、発電素子12を備えたものであっても良い。
[0046]
 次に、電源回路10の動作について説明する。(1)発電素子12が発電すると、その出力は整流回路14で整流され、第1コンデンサC1に蓄電される。発電素子12が振動発電素子であれば、発電素子12が振動することで一例として図3に示すような波形で発電する。
[0047]
 (2)第1コンデンサC1の端子電圧が第2所定値V2になれば第1ツェナーダイオードD1がブレークダウンし、第1制御回路IC1に給電が開始される。
[0048]
 (3)第1コンデンサC1の端子電圧が第1コンデンサC1への最大充電効率の電圧Vm付近の電圧である第1所定値V1になれば、第1制御回路IC1から第3スイッチング素子Q3をオンにする信号が出力され、第3スイッチング素子Q3がオンになる。
[0049]
 (4)第3スイッチング素子Q3がオンになると第2ツェナーダイオードD2がブレークダウンし、第1スイッチング素子Q1と第2スイッチング素子Q2が同時にオンになる。
[0050]
 (5)第1スイッチング素子Q1と第2スイッチング素子Q2がオンになると、第1コンデンサC1に蓄電された電力がインダクタL1に供給され、磁気エネルギーとして蓄えられる。
[0051]
 (6)第1コンデンサC1からインダクタL1に電力が供給されることで、第1コンデンサC1の端子電圧が低下し、第1制御回路IC1で検出される第1コンデンサC1の端子電圧が第1所定値V1を下回る。そのため、第1制御回路IC1は第3スイッチング素子Q3をオンにする信号を停止する。第3スイッチング素子Q3がオフになり、第1スイッチング素子Q1と第2スイッチング素子Q2がオフになる。第2スイッチング素子Q2にトランジスタT1が接続されており、トランジスタT1がオンして第2スイッチング素子Q2のゲート電荷が急速に放電されて高速に第2スイッチング素子Q2をオフにすることができる。
[0052]
 (7)第1スイッチング素子Q1と第2スイッチング素子Q2がオフになると第1コンデンサC1からインダクタL1に電力供給がされず、インダクタL1に逆起電力が生じる。この逆起電力によって、フライホイールダイオードD5とインダクタL1を介して負荷Rxに電力が供給される。
[0053]
 上記(1)~(7)の工程を繰り返すことで、負荷Rxに電力を供給する。
[0054]
 上記(1)~(7)の工程を繰り返している間、第2制御回路IC2は負荷Rxへの電圧を検出する。その電圧が、負荷Rxへ供給する第3所定値V3になっていれば、第4スイッチング素子Q4をオンにする。第1制御回路IC1に入力される電圧がアース電位になり、第1制御回路IC1が停止する。そのため、上記(1)~(7)の工程が停止する。また、負荷Rxの電圧が低下して第4所定値V4以下になれば、第2制御回路IC2は第4スイッチング素子Q4をオフにし、再び上記(1)~(7)を繰り返す。
[0055]
 以上のように、本発明は第1制御回路IC1が第2所定値V2になるまで駆動せず、電源回路10の消費電力を低減できる。第1コンデンサC1への充電効率が最大またはその付近の電圧を利用しており、発電源Gで発電された電力の利用効率が良くなる。また、第1および第2スイッチング素子Q1、Q2のゲートに第2ツェナーダイオードD2を接続しており、第1および第2スイッチング素子Q1、Q2がオンになるスピードが速く、電力損失が小さい。第2スイッチング素子Q2のゲート・ソース間にトランジスタT1を接続しており、第2スイッチング素子Q2のオフになるスピードが速く、電力損失が小さい。さらに、第2スイッチング素子Q2のソースに第1スイッチング素子Q1が接続されており、ダイオードを接続するよりも電圧降下が小さく、電源回路10の消費電力を低減できる。負荷Rxへの供給電圧が第3所定値V3になれば第1制御回路IC1は停止するため、負荷Rxへの過電圧を防止できる。
[0056]
 本発明は上述した実施形態に限定されない。たとえば図10の電源回路20のように、第2ツェナーダイオードD2に代えて抵抗R6とコンデンサC3の並列回路であっても良い。コンデンサC3はスピードアップコンデンサとして機能する。従来の第2スイッチング素子Q2のゲートに抵抗だけを接続した回路に比べて損失が小さい。図8の領域Xの消費電力の損失を改善できる効果が有る。この抵抗R6とコンデンサC3の並列回路は他の回路にも適用することができる。
[0057]
 また、図11の電源回路22のように、第3スイッチング素子Q3にトランジスタを使用しても良い。図11の第3スイッチング素子Q3はnpnトランジスタである。第1制御回路IC1の出力が第3スイッチング素子Q3のベースに抵抗R7を介して接続されているが、抵抗R7と並列にコンデンサC4を接続しても良い。コンデンサC4はスピードアップコンデンサとして機能する。また、第3スイッチング素子Q3のトランジスタのベースとエミッタ間に抵抗R4が接続されている。抵抗R4によってベースへの入力を安定させることができる。なお、図10の電源回路20について、図11の電源回路22の第3スイッチング素子Q3やコンデンサC4や抵抗R7を使用しても良い。
[0058]
 さらに、上記の各電源回路10、20、22は、第4スイッチング素子Q4をMOSFETからトランジスタに変更することができる。その場合、トランジスタはnpnトランジスタであり、トランジスタのエミッタをアースに接続し、ベースを第2制御回路IC2の出力に抵抗を介して接続し、コレクタを第1制御回路IC1の入力に接続されるようにする。またベース・エミッタ間に抵抗を接続する。ベース・エミッタ間に接続した抵抗によってベースへの入力を安定させることができる。ベースへの信号の入力によって、アース電位が第1制御回路IC1に入力されるようにする。
[0059]
 図12の電源回路23のように、第3スイッチング素子Q3がトランジスタである場合に、スイッチング素子Q4のドレインを第3スイッチング素子Q3のベースに接続しても良い。第2制御回路IC2が第3所定値V3を検出すれば、第4スイッチング素子Q4をオンにする信号を出力する。第4スイッチング素子Q4がオンになることで、第1制御回路IC1から第3スイッチング素子Q3をオンにする信号を出力しても、第3スイッチング素子Q3のベースはアース電位のままであり、第3スイッチング素子Q3がオンならない。上記説明と同様に、第1スイッチング素子Q1と第2スイッチング素子Q2がオンしないため、負荷Rxの電圧は所定値V3以下におさえることができる。
[0060]
 また、上記のような接続をした場合に第1コンデンサC1の端子電圧は、第1所定値V1を超えて電圧が上昇し続ける。このため第1制御回路IC1の入力とアースの間に過電圧防止用のツェナーダイオードD6を接続する。ツェナーダイオードD6のアノードがアースに接続され、カソードが第1制御回路IC1の入力に接続されている。ツェナーダイオードD6のオン電圧(ブレークダウン電圧)は第1所定値V1-第2所定値V2の電圧より高く、第1制御回路IC1の耐電圧よりも少し低い。こうすることでコンデンサC1の端子電圧が所定値V1以上になっても、ツェナーダイオードD6が第1制御回路IC1の耐電圧を越える前にオンになり、第1制御回路IC1に過電圧が印加されるのを防止できる。このときコンデンサC1の端子電圧は、ツェナーダイオードD1のオン電圧(ブレークダウン電圧)とツェナーダイオードD6のオン電圧(ブレークダウン電圧)を足した値以下になる。
[0061]
 なお、電源回路23と同じように他の電源回路10、20、22にツェナーダイオードD6を接続しても良い。各電源回路10、20、22において、第1制御回路IC1の入力とアースの間に過電圧防止用のツェナーダイオードD6を接続する。故障等によって第1制御回路IC1に過電圧が印加されるのを防止する。同様に各電源回路10、20、22、23において、第2制御回路IC2の入力とアースの間にツェナーダイオードを接続することもできる。そのツェナーダイオードのオン電圧(ブレークダウン電圧)は、第3所定値V3より高く第2制御回路IC2の耐電圧よりも少し低くすることで、第2制御回路IC2に過電圧が印加されるのを防止する。
[0062]
 電源回路23の第4スイッチング素子Q4をトランジスタに変更した場合、npnトランジスタを使用でき、トランジスタのエミッタをアースに接続し、ベースを第2制御回路IC2の出力に抵抗を介して接続し、コレクタを第3スイッチング素子Q3のベースに接続する。また、ベース・エミッタ間に抵抗を接続する。ベース・エミッタ間に接続した抵抗によってベースへの入力を安定させることができる。ベースへの信号入力によって、アース電位が第3スイッチング素子Q3のベースに入力されるようにする。電源回路23は第2ツェナーダイオードD2に代えて図10の電源回路20のように抵抗R6とコンデンサC3の並列回路を使用しても良い。
[0063]
 第1制御回路IC1および第2制御回路IC2はICに限定されず、説明した動作の回路であれば、他の回路に置き換えることが可能である。
[0064]
 その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。

符号の説明

[0065]
10、20、22、23:電源回路
12:発電素子
14:整流回路
16:スイッチ回路
18:負荷への接続端子
G:発電源
R1、R2、R3、R4、R5、R6、R7:抵抗
Rx:負荷
Ro:抵抗(C1を除いた構成部品の負荷)
C1、C2、C3、C4:コンデンサ
IC1、IC2:制御回路
Q1、Q2、Q3、Q4:スイッチング素子
D1、D2、D6:ツェナーダイオード
D3、D4、D5:ダイオード
L1:インダクタ
T1:トランジスタ


請求の範囲

[請求項1]
発電素子の出力を負荷に印加するための電源回路であって、
前記発電素子から出力される電力を蓄電する第1コンデンサと、
前記第1コンデンサに接続されたスイッチ回路と、
前記第1コンデンサの端子電圧を検知し、コンデンサの端子電圧が第1所定値になるとスイッチ回路をオンにする信号を出力する第1制御回路と、
前記第1コンデンサと第1制御回路の間に接続され、第1コンデンサの端子電圧が前記第1所定値よりも低い第2所定値になるとオンになる第1ツェナーダイオードと、
を備えた電源回路。
[請求項2]
前記スイッチ回路が、
前記第1コンデンサとインダクタの間に接続された第2スイッチング素子と、
前記第1制御回路の出力によってオンになる第3スイッチング素子と、
前記第2スイッチング素子と第3スイッチング素子の間に接続された第2ツェナーダイオード、または抵抗とコンデンサの並列回路と、
を備えた請求項1の電源回路。
[請求項3]
前記第2スイッチング素子がMOSFETであり、該MOSFETのソース・ゲート間にトランジスタが接続された請求項2の電源回路。
[請求項4]
前記トランジスタのコレクタ・ベース間に抵抗が接続された請求項3の電源回路。
[請求項5]
前記第1コンデンサと第2スイッチング素子の間に第1スイッチング素子が接続され、該第1スイッチング素子はMOSFETである請求項2から4のいずれかの電源回路。
[請求項6]
前記第1および第2スイッチング素子のそれぞれにダイオードが接続され、かつそれらのダイオードのカソード同士が接続された請求項5の電源回路。
[請求項7]
前記負荷に印加する電圧を検出し、該負荷に印加する電圧が第3所定値になると第1制御回路を停止させる信号を出力する第2制御回路を備えた請求項1から6のいずれかの電源回路。
[請求項8]
請求項1から7のいずれかの電源回路と、
前記電源回路の出力を受ける負荷と、
を備えた電子機器。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]