PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 19.11.2019 at 4:00 PM CET
Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017130381) SEMICONDUCTOR DEVICE
Document

明 細 書

発明の名称 半導体装置

技術分野

0001  

背景技術

0002   0003  

先行技術文献

特許文献

0004  

発明の概要

発明が解決しようとする課題

0005   0006   0007   0008   0009   0010  

課題を解決するための手段

0011   0012  

発明の効果

0013  

図面の簡単な説明

0014  

発明を実施するための形態

0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061  

符号の説明

0062  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18  

明 細 書

発明の名称 : 半導体装置

技術分野

[0001]
 この発明は、例えば大電流の制御に用いられる半導体装置に関する。

背景技術

[0002]
 例えばIGBT(Insulated Gate Bipolar Transistor)などを搭載し大電流の制御に用いられる半導体装置がある。そのような半導体装置の内部配線にアルミワイヤー等の配線材を用いると、パワーサイクル等の接合信頼性を十分確保できない。
[0003]
 特許文献1には、基板に素子がはんだ付けされ、その素子にリード端子を直接はんだ付けしたことが開示されている。このリード端子は、装置の外部に伸びる外部電極である。

先行技術文献

特許文献

[0004]
特許文献1 : 日本特開2015-162649号公報

発明の概要

発明が解決しようとする課題

[0005]
 半導体装置の外部に露出する電極である外部電極は、1枚の金属板を金型等で打ち抜いて形成することが多い。そのような外部電極を半導体チップにはんだ付けすると様々な弊害が生じる。例えば、半導体チップに接合された複数の外部電極が2次元的な配線を構成するので、配線の自由度が低く、半導体装置の外形サイズが大きくなってしまう。
[0006]
 また、複数の外部電極と半導体チップを同時にはんだ付けする場合、複数の外部電極の高さを一定にするのが難しい。複数の外部電極の高さが不均一になると、はんだ厚が不揃いになるため、はんだ厚みのマージンを大きくとらなければならない。
[0007]
 また、小電流を流す信号回路部につながる外部電極と、大電流を流す主回路部につながる外部電極とを、同じ電極とすると、信号回路部につながる外部電極は電流容量的には過剰スペックとなる。この場合、半導体装置の外形サイズが大きくなる上に、無駄なコストも生じる。
[0008]
 また、外部電極は、ある程度の強度を確保するために、比較的厚く形成される。そのような外部電極を、半導体チップの信号パッドなどの狭面積箇所へ精度良くはんだ付けするのは容易ではない。そのため、信号パッド面積を大きくするために半導体チップのサイズを大きくせざるを得ない問題があった。
[0009]
 また、ケースが変形したり、はんだを接合したりする時に外部電極に及ぼされる応力が、半導体チップに接するはんだに直接及ぶ。はんだに大きな力が及ばないように、外部電極の長さを短くする必要があった。
[0010]
 本発明は上述の問題を解決するためになされたものであり、外部電極を半導体チップにはんだ付けすることで生じる弊害を防ぐことができる半導体装置を提供することを目的とする。

課題を解決するための手段

[0011]
 本願の発明にかかる半導体装置は、基板と、該基板に固定された複数の半導体チップと、貫通孔が形成された絶縁板と、該絶縁板の下面に形成され該複数の半導体チップのいずれかにはんだ付けされた下部本体と、該下部本体につながり平面視で該絶縁板の外に伸びる下部突出部を有する第1下部導体と、該絶縁板の下面に形成され該複数の半導体チップのいずれかにはんだ付けされた第2下部導体と、該絶縁板の上面に形成された上部本体と該上部本体につながり平面視で該絶縁板の外に伸びる上部突出部とを有する上部導体と、該貫通孔に設けられ、該上部本体と該第2下部導体を接続する接続部と、該下部突出部に接続された第1外部電極と、該上部突出部に接続された第2外部電極と、を備えたことを特徴とする。
[0012]
 本発明のその他の特徴は以下に明らかにする。

発明の効果

[0013]
 この発明によれば、半導体チップの上に設けられた中継基板により立体的な配線が可能となるので、外部電極を半導体チップにはんだ付けすることで生じる弊害を防ぐことができる。

図面の簡単な説明

[0014]
[図1] 実施の形態1に係る半導体装置の断面図である。
[図2] 中継基板の断面図である。
[図3] 中継基板の平面図である。
[図4] 中継基板の底面図である。
[図5] 貫通孔の近傍の断面図である。
[図6] 接続部の平面図である。
[図7] 貫通孔周辺の断面図である。
[図8] 中継基板の底面図に上部導体の輪郭を加えた図である。
[図9] 半完成品の組み立て方法を示すケース等の斜視図である。
[図10] 実施の形態1の半導体装置の回路図である。
[図11] 中継基板の平面図である。
[図12] 変形例に係る半導体装置の断面図である。
[図13] 実施の形態2に係るはんだ接合を説明する図である。
[図14] はんだの形状を示す図である。
[図15] 実施の形態3に係るはんだ接合を説明する図である。
[図16] はんだの形状を示す図である。
[図17] 実施の形態4に係る半導体装置の断面図である。
[図18] 実施の形態5に係る半導体装置の断面図である。

発明を実施するための形態

[0015]
 本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
[0016]
実施の形態1.
 図1は、本発明の実施の形態1に係る半導体装置の断面図である。この半導体装置は、基板15を備えている。基板15は、金属で形成されたベース板10、ベース板10の上に設けられた絶縁基板12、絶縁基板12の表面に形成された回路パターン14を備えている。ベース板10と絶縁基板12の間に放熱グリースを設けても良い。はんだ16により基板15と半導体チップ18が固定されている。半導体チップ18の裏面が回路パターン14にはんだ付けされている。半導体チップ18は複数設けられる。
[0017]
 半導体チップ18は特に限定されないが、例えばIGBTなどのトランジスタチップとダイオードチップである。半導体装置で3相のインバータ回路を構成する場合は、6つのトランジスタチップとそれらに逆接続された6つのダイオードが設けられる。
[0018]
 半導体チップ18の上には中継基板20がある。中継基板20は、絶縁板20Aと、絶縁板20Aの上面側に形成された上部導体20Bと、絶縁板20Aの下面側に形成された第1下部導体20Cを有している。絶縁板20Aの材料は例えばガラスエポキシである。
[0019]
 第1下部導体20Cは、下部本体20aと下部突出部20bを備えている。下部本体20aは、絶縁板20Aの下面に形成されている。下部本体20aには半導体チップ18の上面がはんだ19ではんだ付けされている。下部突出部20bは、下部本体20aにつながり平面視で絶縁板20Aの外に伸びている。第1下部導体20Cは導体で形成されている。第1下部導体20Cの厚さは例えば0.2mm以上である。
[0020]
 上部導体20Bは、上部本体20cと上部突出部20dを備えている。上部本体20cは絶縁板20Aの上面に形成されている。上部突出部20dは上部本体20cにつながり平面視で絶縁板20Aの外に伸びている。上部導体20Bは導体で形成される。上部導体20Bの厚さは例えば0.2mm以上である。
[0021]
 下部突出部20bには第1外部電極32Aがはんだ接続されている。上部突出部20dには第2外部電極32Bがはんだ接続されている。第1外部電極32Aの一部と第2外部電極32Bの一部はケース30に挿入されている。ケース30は半導体チップ18を囲むものである。ケース30の内部には樹脂40が充填されている。樹脂40は、例えばエポキシ樹脂である。
[0022]
 図2は、中継基板20の断面図である。下部突出部20bと第1外部電極32Aの接合面積を十分確保するために、下部突出部20bは平面視で絶縁板20Aから20mm以上突出することが好ましい。上部突出部20dと第2外部電極32Bの接合面積を十分確保するために、上部突出部20dは平面視で絶縁板20Aから20mm以上突出することが好ましい。
[0023]
 下部突出部20bが折り曲げられることで、下部突出部20bと第1外部電極32Aの接続位置の高さと、上部突出部20dと第2外部電極32Bの接続位置の高さを一致させた。なお、第1下部導体20Cは折り曲げの無い平坦な形状として、上部突出部20dを折り曲げることで、下部突出部20bと第1外部電極32Aの接続位置の高さと、上部突出部20dと第2外部電極32Bの接続位置の高さを一致させてもよい。
[0024]
 図3は、中継基板20の平面図である。図3では、絶縁板20Aの下面側に形成された導体は省略した。上部導体20Bに記載された「P1」は、上部導体20BがP相のパターンとして用いられることを示している。上部導体20Bの一部である上部突出部20dは、絶縁板20Aの外周より外側に突出している。上部導体20Bは複数形成されている。絶縁板20Aの上部導体20Bがある部分には、貫通孔20Hが形成されている。絶縁板20Aの上部導体20Bがない部分には埋め込み孔20Iが設けられている。埋め込み孔20Iは樹脂40で埋められている。
[0025]
 図4は、中継基板20の底面図である。図4では、絶縁板20Aの上面側に形成された導体は省略した。第1下部導体20Cに記載された「N1」は、第1下部導体20CがN相のパターンとして用いられることを示している。第1下部導体20Cの一部である下部突出部20bは、絶縁板20Aの外周より外側に突出している。第1下部導体20Cは複数形成されている。絶縁板20Aの下面には、第1下部導体20Cに加えて、第2下部導体20Dが形成されている。第2下部導体20Dは平面視で絶縁板20Aの外周より外側に出る突出部を有していない。第2下部導体20Dは、図1に示される半導体チップ18又は、図1には示されないが基板15にはんだ付けされた半導体チップに、はんだ付けされる。
[0026]
 第2下部導体20Dは複数設けられている。複数の第1下部導体20Cと複数の第2下部導体20Dには例えば、トランジスタチップのエミッタ電極もしくはベース電極、又はダイオードチップのアノード電極がはんだ付けされる。
[0027]
 絶縁板20Aの第2下部導体20Dがある部分には、貫通孔20Hが形成されている。図5はこの貫通孔20Hの近傍の断面図である。貫通孔20Hには、上部本体20cと第2下部導体20Dを接続する接続部20Rが設けられている。接続部20Rは、上部本体20cと第2下部導体20Dを電気的に接続するものであれば特に限定されないが、たとえば銅めっき層である。しかし、15~75μm程度の厚さの銅めっき層を形成した場合、大電流に対応するためには、銅めっき層が形成された貫通孔を多数設ける必要がある。例えば、1つの貫通孔20Hに50μmの厚みで設けられた銅めっき層に10Aの電流を流す。
[0028]
 多数の貫通孔20Hを設けることを避けるために、接続部20Rは金属部材を圧接して形成することが好ましい。この場合、接続部20Rはハトメを加圧変形させてカシメることで形成する。こうすると、めっきで接続部20Rを形成した場合と比べて、少ない貫通孔20Hで大電流を流すことができる。
[0029]
 図6は、接続部20Rの平面図である。接続部20Rは、前述のとおりハトメを加圧変形して形成することが好ましい。そのような接続部20Rを構成する金属部材は貫通孔20Hを埋めない。電流容量を更に高めるためには、貫通孔20Hを金属で埋める。図7は、貫通孔20Hを埋め込み金属20Jで埋めたことを示す、貫通孔20H周辺の断面図である。埋め込み金属20Jは、接続部20Rに接し、貫通孔20Hを埋める。埋め込み金属20Jは貫通孔20Hに、例えばはんだ材等の金属を流し込むことによって形成する。
[0030]
 この埋め込み金属20Jを半導体チップ18の方向に突き出させることが好ましい。半導体チップ18の信号パッド等の面積の小さい部分に第2下部導体20Dを電気的に接触させる場合に、突出した埋め込み金属20Jを基準に位置あわせすることで、位置ずれを防止できる。
[0031]
 図8は、中継基板20の底面図に、上部導体20Bの輪郭を加えた図である。上部導体20Bの輪郭は破線で示されている。直交する斜線が描かれた領域は、下部本体20aと上部本体20cが平面視で重なる領域である。半導体チップ18としてトランジスタチップを有する場合、下部本体20aと上部本体20cの一方にトランジスタチップのコレクタ電流を流し、他方にトランジスタチップのエミッタ電流を流す。そして、下部本体20aと上部本体20cが平面視で重なる部分において、コレクタ電流とエミッタ電流が平面視で反対方向に流れるようにすれば、半導体装置の内部インダクタンスを低減することができる。
[0032]
 図9は、半完成品の組み立て方法を示すケース等の斜視図である。半完成品は、基板15に半導体チップ18を固定し、半導体チップ18に中継基板20を固定し、中継基板20に第1外部電極32A及び第2外部電極32B等の外部電極を固定することで完成する。基板15、半導体チップ18及び中継基板20を一体化した後の別工程で、外部電極を中継基板20に接続してもよいし、基板15、半導体チップ18、中継基板20及び外部電極を一括して一体化してもよい。後者の方が組立コストが安い。
[0033]
 半完成品の上からケース30を接近させ、第1外部電極32A及び第2外部電極32B等の外部電極をケース30の溝に沿ってスライドさせることで、半完成品にケース30を取り付ける。その後、ケース30の中に樹脂40を注入することで図1の半導体装置が完成する。半導体装置の絶縁性能を確保するためには、樹脂40をケース30の内部に隙間なく充填する必要がある。
[0034]
 ところが、例えば絶縁板20Aが大きく、中継基板20とケース30の間に殆ど隙間が無い場合には、中継基板20の存在により中継基板20の下に樹脂を注入するのが困難になる。そこで、本発明の実施の形態1では、絶縁板20Aに埋め込み孔20Iを設けることで、この孔を通って樹脂が容易に中継基板20の上から中継基板20の下方に流れるようにした。樹脂40をスムーズに中継基板20の下方に供給するために、埋め込み孔20Iの幅を、絶縁板20Aの厚みの3倍以上とすることが望ましい。
[0035]
 図10は、本発明の実施の形態1の半導体装置の回路図である。複数の半導体チップ18として、トランジスタチップ及びダイオードチップなどの各チップを備えることで、コンバータ回路、インバータ回路及びブレーキ回路を形成する。インバータ回路は、P相回路部C1とN相回路部C2を有している。
[0036]
 図11は、中継基板20の平面図である。上述のとおり、上部突出部20dと下部突出部20bは、平面視で絶縁板20Aの外に突出している。これらの突出部は絶縁板20Aの上下左右に突出している。
[0037]
 本発明の実施の形態1に係る半導体装置は、中継基板20の上面と下面に導体が形成されているので、それらの導体により3次元的な配線が可能となる。よって、半導体チップに直接外部電極を固定した場合と比較して、配線の制約が少ないので、半導体装置の外形サイズを小さくすることができる。
[0038]
 本発明の実施の形態1に係る半導体装置は、平面視で絶縁板20Aの外に伸びる上部突出部20dと下部突出部20bを有する。上部突出部20dに第2外部電極32Bをはんだ付けし、下部突出部20bに第1外部電極32Aをはんだ付けするので、容易にはんだ付けすることができる。そして、すべての外部電極は、平面視で絶縁板20Aの外部にあるので、半完成品にケース30を取り付けるのが容易である。
[0039]
 さらに、下部突出部20b又は上部突出部20dを折り曲げることで、下部突出部20bと第1外部電極32Aの接続位置の高さと、上部突出部20dと第2外部電極32Bの接続位置の高さを一致させた。これにより、外部電極の形状を共通化することができる。例えば外部電極の高さを統一できる。外部電極は導体の突出部に容易にはんだ付けできるので、複数の外部電極を一括して突出部にはんだ付けすることも可能である。
[0040]
 複数の半導体チップ18の厚みが不均一な場合には、薄い半導体チップと中継基板20の間にはんだ19を厚く形成し、厚い半導体チップと中継基板20の間にはんだ19を薄く形成する必要がある。つまり、適正なはんだ厚みを実現するのが困難になる。そこで、はんだ19の厚みが適正になるように、第1下部導体20C又は第2下部導体20Dの厚みを不均一にすることができる。そうすると、中継基板20と複数の半導体チップ18を接合する複数のはんだの厚みを揃えることができる。
[0041]
 中継基板20の導体と外部電極については、小電流が流れる信号回路部分と、数十アンペア以上の大電流が流れる主回路部分とで、異なる材料とすることが好ましい。例えば、信号用の導体及び外部電極は黄銅系の材質で形成し、主回路用の導体及び外部電極は純銅系の材質で形成することができる。また、第1下部導体20Cと第1外部電極32Aのペアを複数有する場合、複数の第1外部電極32Aを異なる材料で形成する。これにより、すべての導体と外部電極を純銅系の材質で構成する場合と比べて材料費を低減できる。第1外部電極32Aと第2外部電極32Bを異なる材料としてもよい。
[0042]
 実施の形態1では、下部本体20a又は第2下部導体20Dは、トランジスタチップのコレクタ又はエミッタに電気的に接続される。主電流が流れる部分は、例えば純銅系などの電気伝導率の高い材料とすべきである。あるいは、絶縁板20Aに形成された導体について、信号用の導体は薄く、主回路用の導体は厚くする。
[0043]
 外部電極と外部機器の接続方法として、はんだ付け又はプレスフィットなどの圧接接続がある。各種接続に応じて外部電極の形状及び材質を選定することができる。外部電極と中継基板20は別部品なので、半導体チップとの接合などを考慮せず、外部電極の形状及び材質を自由に選択することができる。外部電極にある程度の強度が要求される場合、第1外部電極32Aは第1下部導体20Cより厚く、第2外部電極32Bは上部導体20Bより厚くする。
[0044]
 P相回路部を中継基板の上面側に設け、N相回路部を中継基板の下面側に設けることで、図5に示すように、P相とN相とを並行配線することができる。これにより、インダクタンスの低減を図ることができる。また、半導体装置内においてワイヤ接続を排除することで更にパッケージ内のインダクタンスを低減できる。
[0045]
 本発明の実施の形態1に係る半導体装置はその特徴を失わない範囲で様々な変形が可能である。中継基板20は、3次元的な配線を実現する限り様々な変形が可能である。例えば、中継基板で3つ以上の階層の導体を提供し、配線の自由度を高めても良い。その場合、上部導体20Bの上に新たな絶縁板を設け、その絶縁板の上に導体を設けて3階層の導体を提供する。
[0046]
 樹脂40は、絶縁板20A、第1下部導体20C、第2下部導体20D、上部導体20B、及び複数の半導体チップ18を覆い、第1外部電極32Aと第2外部電極32Bの一部を外部に露出する。樹脂40が確実に半導体チップ18を覆うように、埋め込み孔20Iを設けたが、中継基板20とケース30の内壁の間に十分なスペースがある場合は、埋め込み孔20Iを省略してもよい。
[0047]
 複数の半導体チップ18で構成する回路は図10の回路に限定されない。例えばハーフブリッジ回路を構成しても良い。外部電極と中継基板の接続方法ははんだに限定されず、例えば超音波接合を採用してもよい。
[0048]
 図12は、変形例に係る半導体装置の断面図である。半導体チップ18はIGBTであり、上面にエミッタとベースを有し、下面にコレクタを有している。コレクタははんだ16によって回路パターン14に接続されている。回路パターン14には導体21が固定されている。導体21は、第3外部電極32Cに接続されている。導体21と第3外部電極32Cの接続位置の高さは、下部突出部20bと第1外部電極32Aの接続位置の高さ、及び上部突出部20dと第2外部電極32Bの接続位置の高さに等しい。なお、半導体チップは、上面と下面の間で電流を流す縦型の素子に限定されず、チップ上面の2点間に電流を流す横型の素子でもよい。
[0049]
 これらの変形は以下の実施の形態に係る半導体装置に適宜応用することができる。なお、以下の実施の形態に係る半導体装置は実施の形態1の半導体装置との共通点が多いので実施の形態1との相違点を中心に説明する。
[0050]
実施の形態2.
 図13には、中継基板20と基板15を接合する前の様子が描かれている。第1下部導体20Cの下にははんだが接合しない非接合部50が形成されている。非接合部50は例えばソルダーレジスト又はポリイミドである。非接合部50から露出する第1下部導体20Cの幅bは、はんだ19の幅aより小さい。
[0051]
 図14は、はんだ19で半導体チップ18と第1下部導体20Cの下部本体20aを接合したことを示す図である。半導体チップ18と下部本体20aを接合するはんだ19は、下部本体20aと接する面積より半導体チップ18と接する面積の方が大きい。これにより、はんだ19のフィレット形状が半導体チップ18の上面に対して鋭角になる。したがって、このような鋭角が実現されていない場合と比べて、はんだ19を介して半導体チップ18にかかる応力を低減することができる。
[0052]
 上記と同じ方法で、半導体チップ18と第2下部導体20Dを接合するはんだは、第2下部導体20Dと接する面積より半導体チップ18と接する面積の方が大きくなるように設けることが好ましい。
[0053]
実施の形態3.
 図15には、中継基板20と基板15を接合する前の様子が描かれている。はんだ19は、下部本体20aと半導体チップ18を接合するために設けられている。はんだ19の一部である外周部の直上には、下部本体20a、絶縁板20A及び上部導体20Bがない。つまり、中継基板20に開口20hが設けられている。開口20hに囲まれた第1下部導体20Cの幅bは、はんだ19の幅aより大きい。
[0054]
 図16は、はんだ19で半導体チップ18と第1下部導体20Cの下部本体20aを接合したことを示す図である。半導体チップ18と下部本体20aを接合するはんだ19は、下部本体20aと接する面積より半導体チップ18と接する面積の方が大きい。これにより、はんだ19のフィレット形状が半導体チップ18の上面に対して鋭角になる。したがって、このような鋭角が実現されていない場合と比べて、はんだ19を介して半導体チップ18にかかる応力を低減することができる。
[0055]
 開口20hを設けることで、はんだ19で半導体チップ18と下部本体20aを確実に接合することができる。この効果は、特にはんだ面積が小さい場合において有用なものである。また、開口20hは余剰はんだの溜り場としても機能する。これにより接合信頼性を高めることができる。
[0056]
 半導体チップ18と第2下部導体20Dをはんだ接合する場合にも、上記の特徴を取り入れることが好ましい。つまり、半導体チップ18と第2下部導体20Dを接合するはんだの一部の直上に、第2下部導体20D、絶縁板20A及び上部導体20Bがない開口を形成する。
[0057]
実施の形態4.
 図17は、実施の形態4に係る半導体装置の断面図である。中継基板20の上部本体20cに能動部品60、62が電気的に接続されている。能動部品60、62は、例えば抵抗、コンデンサ又は制御IC等である。能動部品60、62は、半導体チップ18又は半導体装置の保護機能を担う。従来は半導体装置の外部に設けられた部品を能動部品60、62として中継基板20の上に設けることで、半導体装置の機能及び信頼性を高めることができる。
[0058]
実施の形態5.
 図18は、実施の形態5に係る半導体装置の断面図である。この半導体装置は、基板15、半導体チップ18、中継基板20及び外部電極が一括して組み付けられた半完成品を、ケースを使用せず、樹脂40で封止することで形成されたものである。樹脂40による封止では、金型を外枠として使用する。基板15と中継基板20の間隔は、半導体チップ18の厚みとほぼ同じとなり、非常に狭い。半導体チップ18の厚みは例えば100μmである。
[0059]
 基板15と中継基板20の間の非常に狭い領域に樹脂を充填する必要がある。従来、液状のエポキシ樹脂材に低応力剤等を含有させることがあった。しかし、そうすると樹脂粘度が上昇し、樹脂注入の作業性が悪くなるので、低応力剤等の含有量を減らすことがあった。
[0060]
 本発明の実施の形態5では、真空環境下、注入圧力10~15MPa程度の低圧力で、樹脂を金型内へ注入する。これにより、基板15と中継基板20の間の非常に狭い領域に樹脂を充填することができる。低応力剤を含有する樹脂を採用した場合でも、低圧で樹脂を金型内に注入することで、金型の隅々まで樹脂を供給することができる。また、樹脂に低応力剤を含有させることで、はんだ19と半導体チップ18等に発生する応力を低減させ、半導体装置の信頼性を高めることができる。また、金型を用いることで、ケースレスで半導体装置の外形を完成させることができるので、低コスト化を図ることができる。ケースレスで半導体装置を構成すると、樹脂40が半導体装置の側面に露出する。
[0061]
 なお、上記の各実施の形態に係る半導体装置の特徴を適宜に組み合わせて、本発明の効果を高めても良い。

符号の説明

[0062]
 15 基板、 18 半導体チップ、 20 中継基板、 20A 絶縁板、 20B 上部導体、 20C 第1下部導体、 20D 第2下部導体、 20H 貫通孔、 20I 埋め込み孔、 20J 埋め込み金属、 20R 接続部、 20a 下部本体、 20b 下部突出部、 20c 上部本体、 20d 上部突出部、 20h 開口、 30 ケース、 32A 第1外部電極、 32B 第2外部電極、 32C 第3外部電極、 40 樹脂、 60 能動部品

請求の範囲

[請求項1]
 基板と、
 前記基板に固定された複数の半導体チップと、
 貫通孔が形成された絶縁板と、
 前記絶縁板の下面に形成され前記複数の半導体チップのいずれかにはんだ付けされた下部本体と、前記下部本体につながり平面視で前記絶縁板の外に伸びる下部突出部を有する第1下部導体と、
 前記絶縁板の下面に形成され前記複数の半導体チップのいずれかにはんだ付けされた第2下部導体と、
 前記絶縁板の上面に形成された上部本体と、前記上部本体につながり平面視で前記絶縁板の外に伸びる上部突出部とを有する上部導体と、
 前記貫通孔に設けられ、前記上部本体と前記第2下部導体を接続する接続部と、
 前記下部突出部に接続された第1外部電極と、
 前記上部突出部に接続された第2外部電極と、を備えたことを特徴とする半導体装置。
[請求項2]
 前記複数の半導体チップはトランジスタチップを有し、
 前記下部本体又は前記第2下部導体は、前記トランジスタチップのコレクタ又はエミッタに電気的に接続されたことを特徴とする請求項1に記載の半導体装置。
[請求項3]
 前記下部突出部又は前記上部突出部が折り曲げられることで、前記下部突出部と前記第1外部電極の接続位置の高さと、前記上部突出部と前記第2外部電極の接続位置の高さを一致させたことを特徴とする請求項1又は2に記載の半導体装置。
[請求項4]
 前記複数の半導体チップはトランジスタチップを有し、
 前記下部本体と前記上部本体が平面視で重なる部分を有することで、前記トランジスタチップのコレクタ電流とエミッタ電流が平面視で反対方向に流れることを特徴とする請求項1又は3に記載の半導体装置。
[請求項5]
 前記第1下部導体又は前記第2下部導体の厚みは不均一であることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。
[請求項6]
 前記半導体チップと前記下部本体を接合するはんだは、前記下部本体と接する面積より前記半導体チップと接する面積の方が大きくなるように設けられ、
 前記半導体チップと前記第2下部導体を接合するはんだは、前記第2下部導体と接する面積より前記半導体チップと接する面積の方が大きくなるように設けられたことを特徴とする請求項1~5のいずれか1項に記載の半導体装置。
[請求項7]
 前記半導体チップと前記下部本体を接合するはんだの一部の直上には、前記下部本体、前記絶縁板及び前記上部導体がないことを特徴とする請求項1~6のいずれか1項に記載の半導体装置。
[請求項8]
 前記半導体チップと前記第2下部導体を接合するはんだの一部の直上には、前記第2下部導体、前記絶縁板及び前記上部導体がないことを特徴とする請求項1~6のいずれか1項に記載の半導体装置。
[請求項9]
 前記接続部は金属部材を圧接して形成することを特徴とする請求項1~8のいずれか1項に記載の半導体装置。
[請求項10]
 前記金属部材は前記貫通孔を埋めないように設けられ、
 前記金属部材に接し、前記貫通孔を埋める埋め込み金属を備え、 
 前記埋め込み金属は前記半導体チップの方向に突き出ていることを特徴とする請求項9に記載の半導体装置。
[請求項11]
 前記絶縁板、前記第1下部導体、前記第2下部導体、前記上部導体、及び前記複数の半導体チップを覆い、前記第1外部電極と前記第2外部電極の一部を外部に露出する樹脂を備え、
 前記絶縁板には前記樹脂で埋められた埋め込み孔が設けられたことを特徴とする請求項1~10のいずれか1項に記載の半導体装置。
[請求項12]
 前記上部本体に電気的に接続された能動部品を備えたことを特徴とする請求項1~11のいずれか1項に記載の半導体装置。
[請求項13]
 前記第1下部導体と前記第1外部電極のペアを複数有し、
 複数の前記第1外部電極は異なる材料で形成されたことを特徴とする請求項1~12のいずれか1項に記載の半導体装置。
[請求項14]
 前記第1外部電極と前記第2外部電極は異なる材料で形成されたことを特徴とする請求項1~12のいずれか1項に記載の半導体装置。
[請求項15]
 前記第1外部電極は前記第1下部導体より厚く、前記第2外部電極は前記上部導体より厚いことを特徴とする請求項1~14のいずれか1項に記載の半導体装置。
[請求項16]
 前記絶縁板、前記第1下部導体、前記第2下部導体、前記上部導体、及び前記複数の半導体チップを覆い、前記第1外部電極と前記第2外部電極の一部を外部に露出する樹脂を備え、
 側面に前記樹脂が露出することを特徴とする請求項1に記載の半導体装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]