Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017130381) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/130381 International Application No.: PCT/JP2016/052695
Publication Date: 03.08.2017 International Filing Date: 29.01.2016
IPC:
H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25
Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03
all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04
the devices not having separate containers
07
the devices being of a type provided for in group H01L29/78
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25
Assemblies consisting of a plurality of individual semiconductor or other solid state devices
18
the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/-H01L51/160
Applicants:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3,Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventors:
吉田 博 YOSHIDA, Hiroshi; JP
井本 裕児 IMOTO, Yuji; JP
石橋 秀俊 ISHIBASHI, Hidetoshi; JP
村田 大輔 MURATA, Daisuke; JP
中原 賢太 NAKAHARA, Kenta; JP
岡 誠次 OKA, Seiji; JP
藤野 純司 FUJINO, Junji; JP
浅地 伸洋 ASAJI, Nobuhiro; JP
Agent:
高田 守 TAKADA, Mamoru; JP
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abstract:
(EN) A semiconductor device of the present invention is provided with: a substrate; a plurality of semiconductor chips that are fixed to the substrate; an insulating board in which a through hole is formed; a first lower conductor having a lower main body, which is formed on the lower surface of the insulating board, and which is soldered to one of the semiconductor chips, and a lower protruding section connected to the lower main body, said lower protruding section extending to the outside of the insulating board in plan view; a second lower conductor, which is formed on the lower surface of the insulating board, and which is soldered to one of the semiconductor chips; an upper conductor having an upper main body formed on the upper surface of the insulating board, and an upper protruding section, which is connected to the upper main body, and which extends to the outside of the insulating board in plan view; a connecting section, which is provided in the through hole, and which connects the upper main body and the second lower conductor to each other; a first external electrode connected to the lower protruding section; and a second external electrode connected to the upper protruding section.
(FR) Le dispositif à semi-conducteurs de l’invention est équipé : d’un substrat ; d’une pluralité de puces à semi-conducteur fixée sur ledit substrat ; d’une plaque isolante dans laquelle est formé un orifice traversant ; d’un corps principal de partie inférieure qui est formé sur une face inférieure de la plaque isolante, et qui est soudé sur l’une des puces à semi-conducteur ; d’un premier conducteur de partie inférieure qui est lié au corps principal de partie inférieure, et qui possède une partie saillie de partie inférieure se prolongeant à l’extérieur de la plaque isolante selon une vue en plan ; d’un second conducteur de partie inférieure qui est formé sur une face inférieure de la plaque isolante, et qui est soudé sur l’une des puces à semi-conducteur ; d’un conducteur de partie supérieur qui possède un corps principal de partie supérieure formé sur une face supérieure de la plaque isolante, et une partie saillie de partie supérieure liée au corps principal de partie supérieure et se prolongeant à l’extérieur de la plaque isolante selon une vue en plan ; d’une partie connexion qui est agencée dans l’orifice traversant, et qui connecte le corps principal de partie supérieure et le second conducteur de partie inférieure ; d’une première électrode de partie externe connectée à la partie saillie de partie inférieure ; et d’une seconde électrode de partie externe connectée à la partie saillie de partie supérieure.
(JA)  基板と、該基板に固定された複数の半導体チップと、貫通孔が形成された絶縁板と、該絶縁板の下面に形成され該複数の半導体チップのいずれかにはんだ付けされた下部本体と、該下部本体につながり平面視で該絶縁板の外に伸びる下部突出部を有する第1下部導体と、該絶縁板の下面に形成され該複数の半導体チップのいずれかにはんだ付けされた第2下部導体と、該絶縁板の上面に形成された上部本体と該上部本体につながり平面視で該絶縁板の外に伸びる上部突出部とを有する上部導体と、該貫通孔に設けられ、該上部本体と該第2下部導体を接続する接続部と、該下部突出部に接続された第1外部電極と、該上部突出部に接続された第2外部電極と、を備える。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
CN108496249US20180294253DE112016006336