Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017130374) POWER SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING POWER SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/130374 International Application No.: PCT/JP2016/052631
Publication Date: 03.08.2017 International Filing Date: 29.01.2016
IPC:
H01L 29/78 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
68
controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76
Unipolar devices
772
Field-effect transistors
78
with field effect produced by an insulated gate
Applicants:
新電元工業株式会社 SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 東京都千代田区大手町二丁目2番1号 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP
Inventors:
新井 大輔 ARAI, Daisuke; JP
北田 瑞枝 KITADA, Mizue; JP
浅田 毅 ASADA, Takeshi; JP
山口 武司 YAMAGUCHI, Takeshi; JP
鈴木 教章 SUZUKI, Noriaki; JP
Agent:
松尾 誠剛 MATSUO, Nobutaka; JP
Priority Data:
Title (EN) POWER SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING POWER SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR DE PUISSANCE ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR DE PUISSANCE
(JA) パワー半導体装置及びパワー半導体装置の製造方法
Abstract:
(EN) This power semiconductor device 100 comprises: a low resistance semiconductor layer 112; an n--type drift layer 114; a p-type base region 116; a plurality of trenches 118; a gate insulating film 120; a gate electrode 122; an n+-type source region 124; an interlayer insulating film 126; two or more contact holes 128 formed between each two adjacent trenches 118; metal plugs 130 filling the interiors of the respective contact holes 128 with metals; p+-type diffusion regions 132 which are in contact with the bottom faces of the metal plugs 130; and a source electrode 134 formed on the interlayer insulating film 126 and electrically connected to the base region 116, the source region 124, and the p+-type diffusion region 132 via the metal plugs 130. With the present invention, a power semiconductor device can be provided which satisfies demands for cost reduction and miniaturization of electronic equipment and which is highly resistant to breakdown
(FR) L'invention porte sur un dispositif à semi-conducteur de puissance (100) qui comprend : une couche semi-conductrice à faible résistance (112) ; une couche de migration du type n- (114) ; une zone de base du type p (116) ; une pluralité de tranchées (118) ; un film d'isolation de grille (120) ; une électrode de grille (122) ; une zone de source du type n+ (124) ; un film d'isolation intercouche (126) ; au moins deux trous de contact (128) formés entre les deux tranchées de chaque paire de tranchées adjacentes (118) ; des bouchons métalliques (130) remplissant l'intérieur des trous de contact respectifs (128) avec des métaux ; des zones de diffusion du type p+ (132) qui sont en contact avec les faces inférieures des bouchons métalliques (130) ; et une électrode de source (134) formée sur le film d'isolation intercouche (126) et électriquement connectée à la zone de base (116), à la zone de source (124) et à la zone de diffusion du type p+ (132) par l'intermédiaire des bouchons métalliques (130). Avec la présente invention, un dispositif à semi-conducteur de puissance peut être obtenu qui satisfait aux exigences de réduction des coûts et de miniaturisation d'équipements électroniques et qui est hautement résistant au claquage.
(JA)  本発明のパワー半導体装置100は、低抵抗半導体層112と、n型のドリフト層114と、p型のベース領域116と、複数のトレンチ118と、ゲート絶縁膜120と、ゲート電極122と、n型のソース領域124と、層間絶縁膜126と、互いに隣接する2つのトレンチ118の間にそれぞれ2本以上形成されたコンタクトホール128と、コンタクトホール128のそれぞれの内部に金属が充填されてなる金属プラグ130と、金属プラグ130の底面に接触してなるp型拡散領域132と、層間絶縁膜126上に形成され、金属プラグ130を介してベース領域116、ソース領域124及びp型拡散領域132に電気的に接続されたソース電極134とを備える。 本発明によれば、電子機器の低コスト化及び小型化の要請を満たし、かつ、破壊耐量の大きなパワー半導体装置を提供することができる。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)