Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017128836) PREPARATION METHOD FOR OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/128836 International Application No.: PCT/CN2016/107509
Publication Date: 03.08.2017 International Filing Date: 28.11.2016
IPC:
H01L 29/786 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
68
controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76
Unipolar devices
772
Field-effect transistors
78
with field effect produced by an insulated gate
786
Thin-film transistors
Applicants:
苏州翠南电子科技有限公司 SUHOUZ CUINAN ELECTRONIC TECHNOLOGY CO., LTD. [CN/CN]; 中国江苏省太仓市 港口开发区邻里中心303室 Room 303, Linli Center, Port Development Area Taicang, Jiangsu 215400, CN
Inventors:
黄荣翠 HUANG, Rongcui; CN
Agent:
北京市京大律师事务所 BEIJING JINGDA LAW FIRM; 中国北京市 西城区车公庄大街甲4号A1706 Room A1706, Jia No.4, Chegongzhuang Street, Xicheng District Beijing 100044, CN
Priority Data:
201610055456.727.01.2016CN
Title (EN) PREPARATION METHOD FOR OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR
(FR) PROCÉDÉ DE PRÉPARATION DE TRANSISTOR À COUCHES MINCES D'OXYDE SEMI-CONDUCTEUR
(ZH) 一种氧化物半导体薄膜晶体管的制备方法
Abstract:
(EN) A preparation method for an oxide semiconductor thin film transistor. The oxide semiconductor thin film transistor comprises a substrate, a gate dielectric layer, a trench layer, a source, and a drain. The preparation method for an oxide semiconductor thin film transistor comprises the following steps: (1) washing the substrate; (2) preparing the gate dielectric layer; (3) preparing the trench layer; and (4) preparing the source and the drain. The present invention has a reasonable process, is simple and reasonable, meanwhile, the prepared oxide semiconductor thin film transistor has good suppression capability on a carrier, the reliability of a device and a circuit is improved, and the design complexity of a threshold voltage compensation circuit is simplified; and moreover, an amorphous thin film is favorably formed in a low temperature, the preparation consistency of the device is favorably ensured, and the stability of the device manufactured according to a low-temperature process is improved.
(FR) L'invention concerne un procédé de préparation d'un transistor à couches minces d'oxyde semi-conducteur. Le transistor à couches minces d'oxyde semi-conducteur comprend un substrat, une couche de diélectrique de grille, une couche de tranchée, une source et un drain. Le procédé de préparation d'un transistor à couches minces d'oxyde semi-conducteur comprend les étapes suivantes consistant à: (1) laver le substrat; (2) préparer la couche de diélectrique de grille; (3) préparer la couche de tranchée; et (4) préparer la source et le drain. La présente invention présente un processus satisfaisant, est simple et raisonnable, alors que le transistor à couches minces d'oxyde semi-conducteur préparé présente une bonne capacité de suppression sur un support, la fiabilité d'un dispositif et d'un circuit est améliorée, et la complexité de conception d'un circuit de compensation de tension de seuil est simplifiée; et, de plus, une couche mince amorphe est formée de manière avantageuse à une basse température, l'homogénéité de préparation du dispositif est avantageusement assurée, et la stabilité du dispositif fabriqué selon un procédé à basse température est améliorée.
(ZH) 一种氧化物半导体薄膜晶体管的制备方法,所述氧化物半导体薄膜晶体管包括基板、栅介质层、沟道层、源电极和漏电极,其制备方法包括以下步骤:⑴基板清洗;⑵栅介质层制备;⑶沟道层的制备;⑷源电极和漏电极的制备。本发明工艺合理,简单合理,同时制备的氧化物半导体薄膜晶体管对载流子具有良好抑制能力,提高器件和电路的可靠性,并简化了阈值电压补偿电路设计的复杂性,而且,有利于在低温下形成非晶态的薄膜,有利于保证器件制备的一致性、改善通过低温工艺制造的器件的稳定性。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)