Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017128567) DOUBLE-FACED FAN-OUT TYPE WAFER LEVEL PACKAGING METHOD AND PACKAGING STRUCTURE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/128567 International Application No.: PCT/CN2016/082830
Publication Date: 03.08.2017 International Filing Date: 20.05.2016
IPC:
H01L 21/60 (2006.01) ,H01L 23/48 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
50
Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/06-H01L21/326162
60
Attaching leads or other conductive members, to be used for carrying current to or from the device in operation
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
48
Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
Applicants:
中芯长电半导体(江阴)有限公司 SJ SEMICONDUCTOR(JIANGYIN) CORPORATION [CN/CN]; 中国江苏省无锡市 江阴市长山大道78号 78 Changshan Avenue JiangYin, Jiangsu 214437, CN
Inventors:
蔡奇风 CAI, Qifeng; CN
林正忠 LIN, Chengchung; CN
Agent:
上海光华专利事务所 J.Z.M.C. PATENT AND TRADEMARK LAW OFFICE; 中国上海市 杨浦区国定路335号5022室余明伟 YU, Mingwei Room5022, No.335, GUO Ding Road, Yangpu District Shanghai 200433, CN
Priority Data:
201610051002.226.01.2016CN
Title (EN) DOUBLE-FACED FAN-OUT TYPE WAFER LEVEL PACKAGING METHOD AND PACKAGING STRUCTURE
(FR) PROCÉDÉ D'ENCAPSULATION SUR TRANCHE DU TYPE À SORTANCE DOUBLE FACE, ET STRUCTURE D'ENCAPSULATION
(ZH) 双面扇出型晶圆级封装方法及封装结构
Abstract:
(EN) A double-faced fan-out type wafer level packaging method and a packaging structure. The packaging structure comprises a substrate, a first rewiring layer, a second rewiring layer, a through hole electrode, a first device, a first electrode protruding block, a first curing material, a second device, a second electrode protruding block and a second curing material, wherein the first rewiring layer and the second rewiring layer are connected via the through hole electrode, and each electrode is exposed to the surface of the curing material. Interconnection of double-faced devices is achieved by fabricating an electrode through hole, vertical interconnection of a multilayer packaging structure can also be achieved, and different electronic apparatus functions are achieved. The rewiring layers are fabricated before chip attachment to avoid chip shifting; the structure is bonded to a carrier to avoid warping of the structure; the electrode protruding blocks are led out for interconnection to guarantee integration of different devices; lead-out of the electrode protruding blocks is controlled by controlling the thickness of the curing materials to save the grinding process of the curing materials; and an integration level of the devices is greatly improved by means of double-faced fan-out packaging.
(FR) L'invention concerne un procédé d'encapsulation sur tranche du type à sortance double face et une structure d'encapsulation. La structure d'encapsulation comprend un substrat, une première couche de recâblage, une seconde couche de recâblage, une électrode de trou traversant, un premier dispositif, un premier bloc saillant d'électrode, un premier matériau durcissable, un second dispositif, un second bloc saillant d'électrode et un second matériau durcissable, la première couche de recâblage et la seconde couche de recâblage étant connectées par l'intermédiaire de l'électrode de trou traversant, et chaque électrode étant apparente à la surface du matériau durcissable. Une interconnexion de dispositifs double face est réalisée par fabrication d'une électrode de trou traversant, une interconnexion verticale d'une structure d'encapsulation multicouche peut également être réalisée, et différentes fonctions d'appareil électronique sont obtenues. Les couches de recâblage sont fabriquées avant fixation de puce pour éviter un décalage de puce; la structure est collée à un support pour éviter un gauchissement de la structure; les blocs saillants d'électrode sont faits sortir pour une interconnexion afin de garantir l'intégration de différents dispositifs; la sortie des blocs saillants d'électrode est réglée par réglage de l'épaisseur des matériaux durcissables afin de s'affranchir du processus de meulage des matériaux durcissables; et le niveau d'intégration des dispositifs est fortement amélioré au moyen de l'encapsulation à sortance double face.
(ZH) 一种双面扇出型晶圆级封装方法及封装结构,包括基底、第一重新布线层、第二重新布线层、通孔电极、第一器件、第一电极凸块、第一固化材料、第二器件、第二电极凸块以及第二固化材料,所述第一、第二重新布线层通过通孔电极连接,各电极露出于固化材料表面。通过制作电极通孔实现双面器件的互连,并可实现多层封装结构的垂直互连,实现不同电子设备功能;重新布线层制作于芯片附着之前,避免芯片移位;将结构粘合于载体上,避免结构翘曲;用电极凸块作为互连引出,为多种不同器件的集成提供了保证;通过控制固化材料的厚度来控制电极凸块的引出,节省了固化材料的研磨工艺;通过双面扇出型封装,大大提高器件的集成度。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)