Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017128558) ARRAY SUBSTRATE AND METHOD OF MANUFACTURING ARRAY SUBSTRATE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/128558 International Application No.: PCT/CN2016/082106
Publication Date: 03.08.2017 International Filing Date: 13.05.2016
IPC:
H01L 27/12 (2006.01) ,G02F 1/1362 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27
Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02
including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12
the substrate being other than a semiconductor body, e.g. an insulating body
G PHYSICS
02
OPTICS
F
DEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
1
Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
01
for the control of the intensity, phase, polarisation or colour
13
based on liquid crystals, e.g. single liquid crystal display cells
133
Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
136
Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
1362
Active matrix addressed cells
Applicants:
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 No.9-2,Tangming Rd,Guangming New District Shenzhen, Guangdong 518132, CN
Inventors:
徐向阳 XU, Xiangyang; CN
Agent:
广州三环专利商标代理有限公司 SCIHEAD IP LAW FIRM; 中国广东省广州市 越秀区先烈中路80号汇华商贸大厦1508室 Room 1508, Huihua Commercial&Trade Building No. 80, XianLie Zhong Road, Yuexiu District Guangzhou, Guangdong 510070, CN
Priority Data:
201610066589.429.01.2016CN
Title (EN) ARRAY SUBSTRATE AND METHOD OF MANUFACTURING ARRAY SUBSTRATE
(FR) SUBSTRAT DE RÉSEAU ET PROCÉDÉ DE FABRICATION DE SUBSTRAT DE RÉSEAU
(ZH) 阵列基板及阵列基板的制备方法
Abstract:
(EN) Disclosed are an array substrate and a method of manufacturing an array substrate. The array substrate (100) comprises a substrate (110), multiple gate lines (200) and multiple data lines (300) disposed on a same side of the substrate (110) and disposed intersecting each other and insulated from each other, and multiple common electrode lines (400) being parallel to the gate lines (200) and insulated from the data lines (300). The substrate (110) comprises a first surface (111), and the gate lines (200) are disposed on the first surface (111). One pixel region is defined between two adjacent gate lines (200) and two adjacent data lines (300), and a thin film transistor (800), a common electrode (500), a pixel electrode (600), and a storage capacitor (700) are disposed in the pixel region. The thin film transistor (800) comprises a gate (810), a channel layer (830), a source (840), and a drain (850). The storage capacitor (700) comprises a first electrically conductive portion (710) and a second electrically conductive portion (720). The gate (810), the common electrode lines (400), the common electrode (500), and the first electrically conductive portion (710) are disposed on the first surface (111), and the common electrode (500) is electrically connected to the common electrode lines (400). The channel layer (830), the source (840), the drain (850), the second electrically conductive portion (720), and the pixel electrode (600) are disposed on a first insulating layer (820), the source (840) and the drain (850) are disposed at two opposite ends of the channel layer (830), and the pixel electrode (600) is a metal layer.
(FR) La présente invention concerne un substrat de réseau et un procédé de fabrication d'un substrat de réseau. Le substrat de réseau (100) comprend un substrat (110), de multiples lignes de grille (200) et de multiples lignes de données (300) disposées sur un même côté du substrat (110) et disposées en intersection les unes par rapport aux autres et isolées les unes des autres, et de multiples lignes d'électrode commune (400) étant parallèles aux lignes de grille (200) et isolées des lignes de données (300). Le substrat (110) comprend une première surface (111), et les lignes de grille (200) sont disposées sur la première surface (111). Une région de pixel est définie entre deux lignes de grille adjacentes (200) et deux lignes de données adjacentes (300), et un transistor à film mince (800), une électrode commune (500), une électrode de pixel (600), et un condensateur de stockage (700) sont disposés dans la région de pixel. Le transistor à film mince (800) comprend une grille (810), une couche de canal (830), une source (840) et un drain (850). Le condensateur de stockage (700) comprend une première partie électriquement conductrice (710) et une seconde partie électriquement conductrice (720). La grille (810), les lignes d'électrode commune (400), l'électrode commune (500), et la première partie électriquement conductrice (710) sont disposées sur la première surface (111), et l'électrode commune (500) est reliée électriquement aux lignes d'électrode communes (400). La couche de canal (830), la source (840), le drain (850), la seconde partie électriquement conductrice (720), et l'électrode de pixel (600) sont disposés sur une première couche isolante (820), la source (840) et le drain (850) sont disposés à deux extrémités opposées de la couche de canal (830), et l'électrode de pixel (600) est une couche métallique.
(ZH) 一种阵列基板及阵列基板的制备方法。阵列基板(100)包括基板(110)及设置在基板(110)同侧的交错且绝缘设置的多个栅极线(200)及多个数据线(300),以及多个与栅极线(200)平行且与数据线(300)绝缘的多个公共电极线(400),基板(110)包括第一表面(111),栅极线(200)设置在第一表面(111)上,相邻的两条栅极线(200)及相邻的两条数据线(300)之间限定一个像素区域,像素区域内设置薄膜晶体管(800),公共电极(500),像素电极(600)及存储电容(700),薄膜晶体管(800)包括栅极(810)、沟道层(830)、源极(840)及漏极(850),存储电容(700)包括第一导电部(710)及第二导电部(720),栅极(810)、公共电极线(400)、公共电极(500)及第一导电部(710)设置在第一表面(111),且公共电极(500)与公共电极线(400)电连接,沟道层(830)、源极(840)、漏极(850)、第二导电部(720)及像素电极(600)设置在第一绝缘层(820)上且源极(840)与漏极(850)设置在沟道层(830)相对的两端,且像素电极(600)为金属层。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)
Also published as:
US20180046008