Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017128474) PIXEL COMPENSATION CIRCUIT, METHOD, AND FLAT DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/128474 International Application No.: PCT/CN2016/074633
Publication Date: 03.08.2017 International Filing Date: 26.02.2016
IPC:
G09G 3/3233 (2016.01) ,G09G 3/3266 (2016.01)
[IPC code unknown for G09G 3/3233][IPC code unknown for G09G 3/3266]
Applicants:
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 NO.9-2,Tangming Rd, Guangming New District Shenzhen, Guangdong 518132, CN
Inventors:
吴小玲 WU, Xiaoling; CN
Agent:
深圳市威世博知识产权代理事务所(普通合伙) CHINA WISPRO INTELLECTUAL PROPERTY LLP.; 中国广东省深圳市 南山区高新区粤兴三道8号中国地质大学产学研基地中地大楼A806 Room A806 Zhongdi Building, China University of Geosciences Base, No.8 Yuexing 3rd Road, High-Tech Industrial Estate, Nanshan District Shenzhen, Guangdong 518057, CN
Priority Data:
201610064252.X29.01.2016CN
Title (EN) PIXEL COMPENSATION CIRCUIT, METHOD, AND FLAT DISPLAY DEVICE
(FR) PROCÉDÉ ET CIRCUIT DE COMPENSATION DE PIXEL ET DISPOSITIF D'AFFICHAGE À ÉCRAN PLAT
(ZH) 像素补偿电路、方法及平面显示装置
Abstract:
(EN) Provided are a pixel compensation circuit, method, and flat display device. The pixel compensation circuit comprises: the control terminal of a first controllable switch (T1) is connected to a first scan line (D2), and the first terminal is connected to a data line (Data) so as to receive a data voltage (Vdata); the second terminal of the first controllable switch (T1) is connected to the control terminal of the drive switch (T0) via a storage capacitor (C1), and the first terminal of the drive switch (T0) is connected to a voltage terminal (VDD); the control terminal of a second controllable switch (T2) is connected to a second scan line (S2), the first terminal is connected to the control terminal of the drive switch (T0), and the second terminal is connected to the second terminal of the drive switch (T0); the control terminal of a third controllable switch (T3) is connected to a third scan line (S3), and the first terminal is connected to the second terminal of the drive switch (T0); the anode of an organic light-emitting diode (D1) is connected to the second terminal of a third controllable switch (T3), and the cathode is grounded; thus unstable current of the organic light-emitting diode (D1) being caused by a threshold voltage (Vth) shift is prevented, and uniform brightness of the display is achieved.
(FR) L'invention concerne un circuit, un procédé de compensation de pixel et un dispositif d'affichage à écran plat. Le circuit de compensation de pixel comprend : la borne de commande d'un premier commutateur commandé (T1) est connectée à une première ligne de balayage (D2) et la première borne est connectée à une ligne de données (Data) de manière à recevoir une tension de données (Vdata); la seconde borne du premier commutateur commandé (T1) est connectée à la borne de commande du commutateur d'attaque (T0) par l'intermédiaire d'un condensateur de stockage (C1) et la première borne du commutateur d'attaque (T0) est connectée à une borne de tension électrique (VDD); la borne de commande d'un deuxième commutateur commandé (T2) est connectée à une deuxième ligne de balayage (S2), la première borne est connectée à la borne de commande du commutateur d'attaque (T0) et la seconde borne est connectée à la seconde borne du commutateur d'attaque (T0); la borne de commande d'un troisième commutateur commandé (T3) est connectée à une troisième ligne de balayage (S3) et la première borne est connectée à la seconde borne du commutateur d'attaque (T0); l'anode d'une diode électroluminescente organique (D1) est connectée à la seconde borne d'un troisième commutateur commandé (T3) et la cathode est mise à la terre; on évite ainsi un courant instable de la diode électroluminescente organique (D1) provoqué par un décalage de tension électrique de seuil (Vth) et on obtient une luminosité uniforme de l'écran.
(ZH) 一种像素补偿电路、方法及平面显示装置。像素补偿电路包括第一可控开关的(T1)控制端连第一扫描线(S2),第一端连数据线(Data)以接收数据电压(Vdata);第一可控开关(T1)的第二端经存储电容(C1)连驱动开关(T0)的控制端,驱动开关(T0)的第一端连接电压端(VDD1);第二可控开关(T2)的控制端连第二扫描线(S2),第一端连驱动开关(T0)的控制端,第二端连驱动开关(T0)的第二端;第三可控开关(T3)的控制端连第三扫描线(S3),第一端连驱动开关(T0)的第二端;有机发光二极管(D1)阳极连第三可控开关(T3)的第二端,阴极接地,以避免阈值电压(Vth)漂移造成有机发光二极管(D1)的电流不稳定,以此实现面板亮度显示均匀。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)
Also published as:
US20170330506