Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017112340) TECHNIQUES FOR SCALABLE ENDPOINT ADDRESSING FOR PARALLEL APPLICATIONS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/112340 International Application No.: PCT/US2016/063782
Publication Date: 29.06.2017 International Filing Date: 25.11.2016
IPC:
E05D 3/06 (2006.01) ,G06F 1/16 (2006.01) ,E05D 11/00 (2006.01)
E FIXED CONSTRUCTIONS
05
LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
D
HINGES OR OTHER SUSPENSION DEVICES FOR DOORS, WINDOWS, OR WINGS
3
Hinges with pins
06
with two or more pins
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
1
Details not covered by groups G06F3/-G06F13/82
16
Constructional details or arrangements
E FIXED CONSTRUCTIONS
05
LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
D
HINGES OR OTHER SUSPENSION DEVICES FOR DOORS, WINDOWS, OR WINGS
11
Additional features or accessories of hinges
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd Santa Clara, California 95054, US
Inventors:
UNDERWOOD, Keith; US
GIEFER, Charles; US
ADDISON, David; US
Agent:
PFLEGER, Edmund P.; US
Priority Data:
14/998,25524.12.2015US
Title (EN) TECHNIQUES FOR SCALABLE ENDPOINT ADDRESSING FOR PARALLEL APPLICATIONS
(FR) TECHNIQUES D'ADRESSAGE MODULABLE DE POINT D'EXTRÉMITÉ POUR APPLICATIONS PARALLÈLES
Abstract:
(EN) Techniques are disclosed for algorithmic mapping of logical process identifiers in order to provide highly-scalable end-point addressing in multi-node systems capable of performing massively parallel applications. In particular, nodes initiating inter-process communication with a target process may use an initiator-side translation process that performs an algorithmic mapping to translate a logical process identifier (e.g., a rank/processing element) into a target physical node identifier and a target local process identifier. The initiating node may then use hardware fabric of a multi-node network to route the inter-process communication to an appropriate node. A node may receive an inter-process communication and may use a target-side translation process in hardware to translate the target virtual process identifier into a local process identifier for the node. The node may then execute an operation in accordance with the inter-process communication, such as a get or set against a memory associated with the node.
(FR) L'invention concerne des techniques de mappage algorithmique d'identificateurs de processus logiques afin de fournir un adressage de point d'extrémité hautement modulable dans des systèmes multinœud capable d'exécuter des applications massivement parallèles. En particulier, des nœuds initiant une communication entre processus avec un processus cible peuvent utiliser un processus de traduction côté initiateur qui effectue un mappage algorithmique pour traduire un identificateur de processus logique (par exemple, un élément de rang/traitement) en un identificateur de nœud physique cible et en un identificateur de processus local cible. Le nœud initiateur peut ensuite utiliser une structure matérielle d'un réseau multinœud pour acheminer la communication entre processus jusqu'à un nœud approprié. Un nœud peut recevoir une communication entre processus et peut utiliser un processus de traduction côté cible dans le matériel pour traduire l'identificateur de processus virtuel cible en un identificateur de processus local du nœud. Le nœud peut ensuite exécuter une opération conformément à la communication entre processus, tel qu'une opération d'obtention ou d'écriture d'une mémoire associée au nœud.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
DE112016006026