Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017112246) INSTRUCTIONS AND LOGIC FOR LOAD-INDICES-AND-GATHER OPERATIONS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/112246 International Application No.: PCT/US2016/063297
Publication Date: 29.06.2017 International Filing Date: 22.11.2016
IPC:
G06F 9/30 (2006.01) ,G06F 9/38 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
38
Concurrent instruction execution, e.g. pipeline, look ahead
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
YOUNT, Charles R.; US
GOKHALE, Indraneil M.; US
VALLES, Antonio C.; US
OULD-AHMED-VALL, Elmoustapha; US
Agent:
DALGLISH, Leslie E.; US
Priority Data:
14/979,23122.12.2015US
Title (EN) INSTRUCTIONS AND LOGIC FOR LOAD-INDICES-AND-GATHER OPERATIONS
(FR) INSTRUCTIONS ET LOGIQUE POUR DES OPÉRATIONS DE RASSEMBLEMENT ET D'INDICES DE CHARGE
Abstract:
(EN) A processor includes an execution unit to execute instructions to load indices from an array of indices and gather elements from random locations or locations in sparse memory based on those indices. The execution unit includes logic to load, for each data element to be gathered by the instruction, as needed, an index value to be used in computing the address in memory of a particular data element to be gathered. The index value may be retrieved from an array of indices that is identified for the instruction. The execution unit includes logic to compute the address as the sum of a base address that is specified for the instruction and the index value that was retrieved for the data element, with or without scaling. The execution unit includes logic to store the gathered data elements in contiguous locations in a destination vector register that is specified for the instruction.
(FR) L'invention concerne un processeur qui comprend une unité d'exécution destinée à exécuter des instructions pour charger des indices à partir d'un ensemble d'indices et rassembler des éléments à partir d'emplacements aléatoires ou d'emplacements dans une mémoire peu dense sur la base de ces indices. L'unité d'exécution comprend une logique destinée à charger, pour chaque élément de données que l'instruction doit rassembler, selon les besoins, une valeur d'indice qui doit être utilisée dans le calcul de l'adresse en mémoire d'un élément de données particulier qui doit être rassemblé. La valeur indice peut être extraite d'un ensemble d'indices qui est identifié pour l'instruction. L'unité d'exécution comprend une logique destinée à calculer l'adresse comme étant la somme d'une adresse de base qui est spécifiée pour l'instruction et de la valeur d'indice qui a été récupérée pour l'élément de données, avec ou sans mise à l'échelle. L'unité d'exécution comprend une logique destinée à stocker les éléments de données rassemblés à des emplacements contigus dans un registre vectoriel de destination qui est spécifié pour l'instruction.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN108369513EP3394728