Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017112226) SCHEDULING HIGHLY PARALLEL APPLICATIONS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/112226 International Application No.: PCT/US2016/063170
Publication Date: 29.06.2017 International Filing Date: 21.11.2016
IPC:
G06F 9/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
46
Multiprogramming arrangements
50
Allocation of resources, e.g. of the central processing unit (CPU)
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
THIERRY, Philippe; FR
OULD-AHMED-VALL, Elmoustapha; US
Agent:
PORTNOVA, Marina; US
ANDREEV, Dmitry; US
Priority Data:
14/976,36021.12.2015US
Title (EN) SCHEDULING HIGHLY PARALLEL APPLICATIONS
(FR) PLANIFICATION D'APPLICATIONS FORTEMENT PARALLÈLES
Abstract:
(EN) Systems and methods for scheduling highly-parallel applications executed by highperformance computing systems. An example processing system may comprise: a control register and a processing core, communicatively coupled to the control register. The processing core may be configured to receive a node allocation request specifying an expected running time of an application and a requested number of nodes of a cluster of nodes; determine, in view of the node allocation request and a current load on the plurality of nodes, an actual number of nodes to be allocated to the application, wherein the actual number of nodes to be allocated to the application optimizes a cluster load criterion; and notify, using the control register, the application of the actual number of nodes.
(FR) L'invention concerne des systèmes et des procédés pour planifier des applications fortement parallèles, exécutées par des systèmes informatiques de haute efficacité. Un système de traitement illustratif peut comprendre : un registre de commande et un cœur de processeur, couplé de façon à pouvoir communiquer au registre de commande. Le cœur de processeur peut être configuré pour recevoir une requête d'attribution de nœud spécifiant un temps d'exécution attendu d'une application et un nombre demandé de nœuds d'un groupe de nœuds; pour déterminer, en raison de la requête d'attribution de nœud et d'une charge en cours sur la pluralité de nœuds, un nombre réel de nœuds à attribuer à l'application, le nombre réel de nœuds à attribuer à l'application optimisant un critère de charge de groupe; pour notifier, à l'aide du registre de commande, à l'application le nombre réel de nœuds.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN108351811EP3394754