Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017112177) INSTRUCTIONS AND LOGIC FOR LANE-BASED STRIDED SCATTER OPERATIONS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/112177 International Application No.: PCT/US2016/062712
Publication Date: 29.06.2017 International Filing Date: 18.11.2016
IPC:
G06F 9/30 (2006.01) ,G06F 9/345 (2006.01) ,G06F 15/80 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
34
Addressing or accessing the instruction operand or the result
345
of multiple operands or results
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
76
Architectures of general purpose stored programme computers
80
comprising an array of processing units with common control, e.g. single instruction multiple data processors
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
OULD-AHMED-VALL, Elmoustapha; US
Agent:
DALGLISH, Leslie E.; US
Priority Data:
14/977,44321.12.2015US
Title (EN) INSTRUCTIONS AND LOGIC FOR LANE-BASED STRIDED SCATTER OPERATIONS
(FR) INSTRUCTIONS ET LOGIQUE POUR DES OPÉRATIONS DE DIFFUSION À GRANDS PAS BASÉE SUR DES LIGNES
Abstract:
(EN) A processor includes an execution unit to execute lane-based strided scatter instructions. The execution unit includes logic to extract a first data element from each of multiple lanes within a source vector register and to extract a second data element from each lane. The execution unit includes logic to place, in a destination vector, the first data element extracted from the second lane next to the first data element extracted from the first lane, and the second data element extracted from the second lane next to the second data element extracted from the first lane. The execution unit includes logic to store each collection of data elements placed next to each other in the destination vector in contiguous locations beginning at an address computed from a base address and a respective element of an index register specified in the instruction. Each collection of data elements represents a data structure.
(FR) Un processeur comprend une unité d'exécution pour exécuter des instructions de diffusion à grands pas basée sur des lignes. L'unité d'exécution comprend une logique pour extraire un premier élément de données de chacune des multiples lignes à l'intérieur d'un registre de vecteurs sources et pour extraire un second élément de données de chaque ligne. L'unité d'exécution comprend une logique pour placer, dans un vecteur de destination, le premier élément de données extrait de la seconde ligne à côté du premier élément de données extrait de la première ligne, et le second élément de données extrait de la seconde ligne à côté du second élément de données extrait de la première ligne. L'unité d'exécution comprend une logique pour stocker chaque ensemble des éléments de données, placés à côté les uns des autres dans le vecteur de destination, dans des emplacements contigus en commençant à une adresse calculée à partir d'une adresse de base et d'un élément respectif d'un registre d'indices spécifié dans l'instruction. Chaque ensemble des éléments de données représente une structure de données.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN108369509EP3394723