Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017112175) INSTRUCTIONS AND LOGIC FOR LOAD-INDICES-AND-SCATTER OPERATIONS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/112175 International Application No.: PCT/US2016/062705
Publication Date: 29.06.2017 International Filing Date: 18.11.2016
IPC:
G06F 9/44 (2006.01) ,G06F 9/30 (2006.01) ,G06F 15/80 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
44
Arrangements for executing specific programmes
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
76
Architectures of general purpose stored programme computers
80
comprising an array of processing units with common control, e.g. single instruction multiple data processors
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
GOKHALE, Indraneil M.; US
YOUNT, Charles R.; US
VALLES, Antonio C.; US
OULD-AHMED-VALL, Elmoustapha; US
Agent:
CULPEPPER, Ross G.; US
Priority Data:
14/977,44521.12.2015US
Title (EN) INSTRUCTIONS AND LOGIC FOR LOAD-INDICES-AND-SCATTER OPERATIONS
(FR) INSTRUCTIONS ET LOGIQUE POUR DES OPÉRATIONS DE DIFFUSION ET D'INDICES DE CHARGE
Abstract:
(EN) A processor includes an execution unit to execute instructions to load indices from an array of indices and scatter elements to locations in sparse memory based on those indices. The execution unit includes logic to load, for each data element to be scattered by the instruction, as needed, an index value to be used in computing the address in memory at which a particular data element is to be written. The index values may be retrieved from an array of indices identified for the instruction. The execution unit includes logic to compute the addresses based on the sum of a base address specified for the instruction and the index values retrieved for the data element locations, with optional scaling. The execution unit includes logic to retrieve data elements from contiguous locations in a source vector register specified for the instruction and store them to the computed locations.
(FR) Selon l'invention, un processeur comprend une unité d'exécution destinée à exécuter des instructions pour charger des indices parmi une série d'indices et à diffuser des éléments à des emplacements dans une mémoire peu dense sur la base de ces indices. L'unité d'exécution comprend une logique destinée à charger, pour chaque élément de données qui doit être diffusé par l'instruction, selon les besoins, une valeur d'indice qui doit être utilisée dans le calcul de l'adresse dans une mémoire dans laquelle un élément de données particulier doit être écrit. Les valeurs d'indice peuvent être récupérées à partir d'une série d'indices identifiés pour l'instruction. L'unité d'exécution comprend une logique destinée à calculer les adresses sur la base de la somme d'une adresse de base spécifiée pour l'instruction et des valeurs d'indice récupérées pour les emplacements d'élément de données, avec une mise à l'échelle facultative. L'unité d'exécution comprend une logique destinée à récupérer des éléments de données des emplacements contigus dans un registre vectoriel source spécifié pour l'instruction et à les stocker aux emplacements calculés.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN108292232EP3394742