Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017112156) METHOD AND APPARATUS FOR LOAD BALANCING IN A RAY TRACING ARCHITECTURE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/112156 International Application No.: PCT/US2016/062418
Publication Date: 29.06.2017 International Filing Date: 17.11.2016
IPC:
G06T 15/04 (2011.01) ,G06T 1/20 (2006.01) ,G06T 11/00 (2006.01) ,G06T 11/40 (2006.01) ,G06T 15/50 (2011.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
T
IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
15
3D [Three Dimensional] image rendering
04
Texture mapping
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
T
IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
1
General purpose image data processing
20
Processor architectures; Processor configuration, e.g. pipelining
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
T
IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
11
2D [Two Dimensional] image generation
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
T
IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
11
2D [Two Dimensional] image generation
40
Filling a planar surface by adding surface attributes, e.g. colour or texture
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
T
IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
15
3D [Three Dimensional] image rendering
50
Lighting effects
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
AKENINE-MOLLER, Tomas G.; SE
Agent:
NICHOLSON DEVOS WEBSTER & ELLIOTT LLP; 217 High Street Palo Alto, California 94301, US
Priority Data:
14/979,19222.12.2015US
Title (EN) METHOD AND APPARATUS FOR LOAD BALANCING IN A RAY TRACING ARCHITECTURE
(FR) PROCÉDÉ ET APPAREIL D'ÉQUILIBRAGE DE CHARGE DANS UNE ARCHITECTURE DE TRACÉ DE RAYONS
Abstract:
(EN) An apparatus and method for load balancing in a ray tracing architecture. For example, one embodiment of a graphics processing apparatus comprises: an intersection unit engine to test a plurality of rays against a plurality of primitives to identify a closest primitive that each ray intersects; an intersection unit queue to store work to be performed by the intersection unit engine; and an intersection unit offload engine to monitor the intersection unit queue to determine a pressure level on the intersection unit engine, the intersection unit offload engine to responsively offload some of the work in the intersection unit queue to intersection program code executed on one or more execution units of the graphics processor.
(FR) L’invention concerne un appareil et un procédéd'équilibrage de charge dans une architecture de tracé de rayons. Par exemple, un mode de réalisation de l’appareil de traitement graphique comprend : un moteur d’unité d’intersection pour tester une pluralité de rayons par rapport à une pluralité de primitives afin d'identifier une primitive la plus proche croisée par chaque rayon ; une file d’attente d’unités d’intersection pour stocker un travail à réaliser par le moteur d’unités d’intersection ; et un moteur de délestage d’unités d’intersection pour surveiller la file d’attente d’unités d’intersection pour déterminer un niveau de pression sur le moteur d’unités d’intersection, le moteur de délestage d’unités d’intersection étant configuré pour délester en réponse une certaine partie du travail dans la file d’attente d’unités d’intersection sur un code de programme d’intersection exécuté sur une ou plusieurs unités d’exécution du processeur graphique.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN108369748