Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017110102) LOW VOLTAGE OPERATION CIRCUIT
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/110102 International Application No.: PCT/JP2016/059244
Publication Date: 29.06.2017 International Filing Date: 23.03.2016
IPC:
H03F 3/45 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
F
AMPLIFIERS
3
Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
45
Differential amplifiers
Applicants:
SIMPLEX QUANTUM株式会社 SIMPLEX QUANTUM INC. [JP/JP]; 東京都港区南麻布4-10-9 4-10-9 Minamiazabu, Minato-ku, Tokyo 1060047, JP
Inventors:
渡邉 喜隆 WATANABE, Yoshitaka; JP
Agent:
稲葉 良幸 INABA, Yoshiyuki; JP
Priority Data:
2015-25410925.12.2015JP
2016-02918318.02.2016JP
Title (EN) LOW VOLTAGE OPERATION CIRCUIT
(FR) CIRCUIT OPÉRATIONNEL BASSE TENSION
(JA) 低電圧動作回路
Abstract:
(EN) To provide an operation amplifier that maintains a voltage gain even when an input voltage is reduced. An operation amplifier of the present invention is provided with: a first amplifier circuit, which amplifies a voltage difference between first and second input signals, and outputs a first output signal; a second amplifier circuit, which amplifies the first output signal, and outputs a second output signal; a first transistor, i.e., a first current source; a second transistor, which is current mirror-connected to the first transistor, and is provided, as a second current source for the first amplifier circuit, on the grounding side of the first amplifier circuit; and a third transistor, which is current mirror-connected to the first transistor, and is provided, as a third current source for the second amplifier circuit, on the grounding side of the second amplifier circuit.
(FR) L'objectif de l'invention est d'obtenir un amplificateur opérationnel qui maintienne un gain en tension même lorsqu'une tension d'entrée est réduite. Un amplificateur opérationnel de la présente invention comprend : un premier circuit amplificateur, qui amplifie une différence de tension entre des premier et second signaux d'entrée et délivre un premier signal de sortie ; un deuxième circuit amplificateur, qui amplifie le premier signal de sortie et délivre un deuxième signal de sortie ; un premier transistor, à savoir, une première source de courant ; un deuxième transistor, qui est connecté en miroir de courant au premier transistor et est disposé, à titre de deuxième source de courant pour le premier circuit amplificateur, du côté de mise à la masse du premier circuit amplificateur ; et un troisième transistor, qui est connecté en miroir de courant au premier transistor et est disposé, à titre de troisième source de courant pour le deuxième circuit amplificateur, du côté de mise à la masse du deuxième circuit amplificateur.
(JA) 入力電圧の低下時にも電圧ゲインを維持させるオペアンプを提供する。 オペアンプは、第1及び第2の入力信号の電圧差を増幅して第1出力信号を出力する第1の増幅回路と、第1出力信号を増幅して第2出力信号を出力する第2の増幅回路と、第1の電流源である第1トランジスタと、第1トランジスタとカレントミラー接続された第2トランジスタであって、第1の増幅回路のための第2の電流源として第1の増幅回路の接地側に設けられた第2トランジスタと、第1トランジスタとカレントミラー接続された第3トランジスタであって、第2の増幅回路のための第3の電流源として第2の増幅回路の接地側に設けられた第3トランジスタと、を備える。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)