Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017099959) ENHANCED SERIAL PERIPHERAL INTERFACE WITH HARDWARE FLOW-CONTROL
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/099959 International Application No.: PCT/US2016/062106
Publication Date: 15.06.2017 International Filing Date: 15.11.2016
Chapter 2 Demand Filed: 17.05.2017
IPC:
G06F 13/42 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
42
Bus transfer protocol, e.g. handshake; Synchronisation
Applicants:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors:
MISHRA, Lalan Jee; US
WIETFELDT, Richard Dominic; US
Agent:
SMYTH, Anthony; US
Priority Data:
15/348,43510.11.2016US
62/265,87710.12.2015US
Title (EN) ENHANCED SERIAL PERIPHERAL INTERFACE WITH HARDWARE FLOW-CONTROL
(FR) INTERFACE PÉRIPHÉRIQUE SÉRIE AMÉLIORÉE À COMMANDE DE FLUX MATÉRIEL
Abstract:
(EN) Systems, methods, and apparatus for implementing hardware flow control between devices coupled through a serial peripheral interface. A method for transmitting information using a serial peripheral interface includes initiating an exchange of data over one or more data lines of a serial peripheral interface bus by asserting a first voltage state on a slave select line, transmitting data and clock signals over the serial peripheral interface bus while the slave select line remains at the first voltage state, refraining from transmitting data and clock signals over the serial peripheral interface bus when the slave select line transitions to a second first voltage state, receiving data at a slave device into a receive buffer while the slave select line remains at the first voltage state, and asserting the second voltage state on the slave select line when occupancy of the receive buffer reaches or exceeds a threshold occupancy level.
(FR) L’invention concerne des systèmes, des procédés et un appareil pour mettre en œuvre une commande de flux matériel entre des dispositifs couplés par l’intermédiaire d’une interface périphérique série. Un procédé pour transmettre des informations à l’aide d’une interface périphérique série consiste à lancer un échange de données sur une ou plusieurs lignes de données d’un bus d’interface périphérique série en affirmant un premier état de tension sur une ligne de sélection esclave, à transmettre des données et des signaux d’horloge sur le bus d’interface périphérique série pendant que la ligne de sélection esclave reste dans le premier état de tension, à empêcher la transmission de données et de signaux d’horloge sur le bus d’interface périphérique série lorsque la ligne de sélection esclave passe dans un second premier état de tension, à recevoir des données au niveau d’un dispositif esclave dans une mémoire tampon de réception pendant que la ligne de sélection esclave reste dans le premier état de tension, et à affirmer le second état de tension sur la ligne de sélection esclave lorsque l’occupation de la mémoire tampon de réception atteint ou dépasse un niveau d’occupation de seuil.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
AU2016369271IN201847016723CN108369569KR1020180092972EP3387542ID2018/12356
BR112018011598