Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017099917) METHOD TO ENABLE MINI-MEZZANINE OPEN COMPUTE PROJECT (OCP) PLUG-AND-PLAY NETWORK PHY CARDS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/099917 International Application No.: PCT/US2016/060790
Publication Date: 15.06.2017 International Filing Date: 07.11.2016
IPC:
G06F 13/42 (2006.01) ,G06F 13/40 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
42
Bus transfer protocol, e.g. handshake; Synchronisation
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
40
Bus structure
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
DUBAL, Scott P.; US
LOUZOUN, Eliel; IL
BOOM, Douglas D.; US
LUSTED, Kent C.; US
BARBEE, Ronald F.; US
SHAH, Nishantkumar; US
Agent:
BURNETT, R. Alan; US
Priority Data:
14/961,01007.12.2015US
Title (EN) METHOD TO ENABLE MINI-MEZZANINE OPEN COMPUTE PROJECT (OCP) PLUG-AND-PLAY NETWORK PHY CARDS
(FR) PROCÉDÉ DE MISE EN ŒUVRE DE CARTES PHY DE RÉSEAU PRÊTES À L'EMPLOI DE PROJET INFORMATIQUE OUVERT (OPC) DE MINI-MEZZANINE
Abstract:
(EN) Methods for implementing mini-mezzanine Open Compute Project (OCP) plug-and-play Network PHY Cards and associated apparatus. In accordance with one aspect, the MAC (Media Access Channel) and PHY (Physical) layer functions in one or more communication protocol stacks are split between a MAC block in a Platform Controller Hub (PCH) or processor SoC and a PHY card installed in a mezzanine slot of a platform and including one or more ports. During platform initialization operations, configuration parameters are read from the PHY card including a PHY card ID, and a corresponding configuration script is selected and executed to configure the PHY card for use in the platform. The configuration parameters are also used to enumerate PCIe devices associated with physical functions and ports supported by the PHY card.
(FR) L'invention concerne des procédés de mise en œuvre de cartes PHY de réseau prêtes à l'emploi de projet informatique ouvert (OCP) de mini-mezzanine et des appareils associés. Selon un aspect de la présente invention, les fonctions de couche de MAC (contrôle d'accès au support) et PHY (physique) dans une ou dans plusieurs piles de protocole de communication sont divisées entre un bloc MAC dans un contrôleur d'entrée-sortie (PCH) ou un processeur SoC et une carte PHY installée dans une fente mezzanine d'une plate-forme et comprenant un ou plusieurs ports. Pendant les opérations d'initialisation de plate-forme, des paramètres de configuration sont lus à partir de la carte PHY comprenant un ID de carte PHY, et un script de configuration correspondant est sélectionné et exécuté afin de configurer la carte PHY destinée à être utilisé dans la plate-forme. Les paramètres de configuration sont également utilisés afin d'énumérer des dispositifs PCIe associés à des fonctions physiques et des ports pris en charge par la carte PHY.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN108292289KR1020180082436EP3387545