Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017098836) POWER CONVERSION DEVICE
Document

明 細 書

発明の名称 電力変換装置

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

特許文献

0005  

発明の概要

発明が解決しようとする課題

0006   0007   0008   0009  

課題を解決するための手段

0010  

発明の効果

0011  

図面の簡単な説明

0012  

発明を実施するための形態

0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038  

符号の説明

0039  

請求の範囲

1   2   3   4  

図面

1   2   3  

明 細 書

発明の名称 : 電力変換装置

技術分野

[0001]
 本発明は、電力変換回路及びブレーキ回路を備えた電力変換装置に関する。

背景技術

[0002]
 従来、電動機、掃除機、空気調和機、溶接機等にインバータ等の電力変換装置が適用されている。この電力変換装置には、高電位側半導体スイッチング素子と低電位側半導体スイッチング素子とを直列に接続したスイッチングアームが使用されている。半導体スイッチング素子としてはIGBTやパワーMOS等の電圧制御形が適用されている。
 電力変換装置として、交流電力を直流電力に変換する整流回路、ブレーキ回路及び直流電力を交流電力に変換するインバータ回路及びこれらの制御回路を備えたものが提案されている(特許文献1参照)。
[0003]
 最近では、整流回路、ブレーキ回路、インバータ回路及びこれらの制御回路を1つのパッケージ内に配置してインテリジェントパワーモジュールが形成される。
 このように、インテリジェントパワーモジュールを構成する場合は、インテリジェントパワーモジュール内での配線が長くなり、配線インダクタンスが大きくなる傾向にある。
 このため、ブレーキ回路やインバータ回路に使用される半導体スイッチング素子として、例えばIGBTがオン状態からオフ状態となったときに、配線インダクタンスに蓄積された蓄積エネルギーによる過電圧(サージ電圧)がIGBTの制御端子となるゲート及び低電位側端子となるエミッタ間に供給される。
[0004]
 このサージ電圧がIGBTのブレークダウン電圧よりも高くなることを防止するために、特許文献2に記載されているように、サージ電圧抑制回路を設けることが提案されている。
 このサージ電圧抑制回路は、2つのツェナーダイオードを互いのアノード同士を接続する逆直列接続して構成されている。このサージ電圧抑制回路がIGBTのゲート及びエミッタ間に並列に接続されている。

先行技術文献

特許文献

[0005]
特許文献1 : 特開2014-138532号公報
特許文献1 : 特開2010-136089号公報

発明の概要

発明が解決しようとする課題

[0006]
 前述した特許文献2に記載されたサージ電圧抑制回路を、図3に示す電力変換装置に適用する場合を検討する。この電力変換装置は、交流電源100から出力される交流電力を全波整流回路101で直流に変換して正極側配線102p及び負極側配線102nに出力する。正極側配線102p及び負極側配線102n間には平滑コンデンサ103、ブレーキ回路104及びインバータ回路105が接続されている。インバータ回路105の交流出力側には、三相電動機108が接続されている。なお、110はブレーキ回路104及びインバータ回路105の各スイッチング素子をスイッチング制御する制御回路である。
[0007]
 また、ブレーキ回路104を構成するIGBT106と負極側配線102nとの間に、サージ電圧抑制回路111を接続する。このサージ電圧抑制回路111は2つのツェナーダイオードZD1及びZD2を逆直列接続した構成とされている。同様に、インバータ回路105を構成するスイッチングアームにおける低電位側のIGBT107と負極側配線102nとの間にもサージ電圧抑制回路111と同様の構成を有するサージ電圧抑制回路112を接続する。
[0008]
 このように、特許文献2に記載されたサージ電圧抑制回路をブレーキ回路104及びインバータ回路105を有する電力変換装置に適用する場合には、少なくともブレーキ回路104及びインバータ回路105に2つのサージ電圧抑制回路111及び112を接続する必要がある。しかも、サージ電圧抑制回路として2つのツェナーダイオードZD1及びZD2を使用し、これらツェナーダイオードZD1及びZD2はチップサイズが大きいとともに、高価であり、電力変換装置の製造コストが嵩むという問題点がある。
[0009]
 そこで、本発明は、上記従来例の問題点に着目してなされたものであり、簡易な構成で電圧制御形半導体スイッチング素子の制御端子及び低電位側端子間のサージ電圧の影響を抑制することができる電力変換装置を提供することを目的としている。

課題を解決するための手段

[0010]
 上記目的を達成するために、本発明に係る電力変換装置の一態様は、直流電力を多相交流電力に変換する電圧制御形の第1半導体スイッチング素子を有する電力変換回路と、電力変換回路に加わる過電圧から電力変換回路を保護する電圧制御形の第2半導体スイッチング素子を有するブレーキ回路と、電力変換回路の第1半導体スイッチング素子及びブレーキ回路の第2半導体スイッチング素子を制御する制御回路と、電力変換回路の負電位側と前記制御回路の負電位側との間に接続したサージ電圧を抑制する抵抗及びコンデンサを含むスナバ回路と、を備えている。

発明の効果

[0011]
 本発明の一態様によれば、ブレーキ回路及び電力変換回路を構成する半導体スイッチング素子の制御端子及び低電位側端子間へのサージ電圧の影響を簡易な構成で抑制することができる。

図面の簡単な説明

[0012]
[図1] 本発明に係る電力変換装置の一実施形態を示す回路図である。
[図2] 図1のブレーキ回路及び電力変換回路のサージ電圧波形を示す波形図であり、(a)はRCスナバ回路を設けない場合の波形図、(b)はRCスナバ回路を設けた場合の波形図である。
[図3] 電力変換装置の従来例を示す回路図である。

発明を実施するための形態

[0013]
 次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
 また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
[0014]
 本発明の一実施形態を表す電力変換装置について図面を参照して説明する。
 まず、本実施形態による電力変換装置10について図1を用いて説明する。
 図1に示すように、電力変換装置10は、三相交流電源11から入力される三相交流電力を直流電力に変換する交直電力変換回路としての全波整流回路12と、全波整流回路12から出力される直流電力を平滑化する平滑コンデンサ13とを備えている。
[0015]
 全波整流回路12は、高電位側配線としての正極側配線Lp及び低電位側配線としての負極側配線Ln間に、2個のダイオードを直列に接続した直列回路12A、12B及び12Cを並列に接続したフルブリッジ回路で構成されている。各直列回路12A、12B及び12Cのダイオード間の接続点に三相交流電源11の各相電力が供給され、これらが各ダイオードで全波整流されて正極側配線Lp及び負極側配線Ln間から直流電力が出力される。
[0016]
 平滑コンデンサ13は、全波整流回路12から直流電力が出力される正極側配線Lp及び負極側配線Ln間に接続されて、直流電力を平滑化する。負極側配線Lnは、平滑コンデンサ13との接続点でグランドに接続されている。
 また、電力変換装置10は、ブレーキ回路14と、直流を多相交流に変換する電力変換回路としてのインバータ回路15と、制御回路16とを備えている。
[0017]
 ブレーキ回路14は、負荷としての三相電動機19を回生制動する際にインバータ回路15に加わる過電圧からインバータ回路15を保護するために、回生電流を外部に接続された抵抗を通じて消費するようにしている。ブレーキ回路14は、サージ電圧抑制用のダイオード14aと、例えばIGBTで構成される電圧制御形の半導体スイッチング素子14bと、ダイオード14aと並列に接続された外付けの抵抗14cとで構成されている。
[0018]
 そして、ダイオード14aのカソードと抵抗14cの一端とが正極側配線Lpに接続され、ダイオード14aのアノードと抵抗14cの他端との接続点が半導体スイッチング素子(IGBT)14bの高電位側端子(コレクタ)に接続されている。半導体スイッチング素子(IGBT)14bの低電位側端子(エミッタ)は負極側配線Lnに接続され、制御端子(ゲート)は後述する制御回路16に接続されている。
[0019]
 インバータ回路15は、X相スイッチングアーム15X、Y相スイッチングアーム15Y及びZ相スイッチングアーム15Zを備えている。これらX相スイッチングアーム15X、Y相スイッチングアーム15Y及びZ相スイッチングアーム15Zは正極側配線Lp及び負極側配線Ln間に並列に接続されている。
 X相スイッチングアーム15Xは、正極側配線Lp及び負極側配線Ln間に直列に接続された高電位側半導体スイッチング素子QXH及び低電位側半導体スイッチング素子QXLを有している。高電位側半導体スイッチング素子QXH及び低電位側半導体スイッチング素子QXLは、電圧制御形半導体スイッチング素子である例えばIGBTで構成されている。高電位側半導体スイッチング素子QXHには、フリーホイーリングダイオードDXHが逆並列に接続されている。低電位側半導体スイッチング素子QXLにも、フリーホイーリングダイオードDXLが逆並列に接続されている。
[0020]
 Y相スイッチングアーム15Yは、正極側配線Lp及び負極側配線Ln間に直列に接続された高電位側半導体スイッチング素子QYH及び低電位側半導体スイッチング素子QYLを有している。高電位側半導体スイッチング素子QYH及び低電位側半導体スイッチング素子QYLは、電圧制御形半導体スイッチング素子である例えばIGBTで構成されている。高電位側半導体スイッチング素子QYHには、フリーホイーリングダイオードDYHが逆並列に接続されている。低電位側半導体スイッチング素子QXLにも、フリーホイーリングダイオードDYLが逆並列に接続されている。
[0021]
 Z相スイッチングアーム15Zは、正極側配線Lp及び負極側配線Ln間に直列に接続された高電位側半導体スイッチング素子QZH及び低電位側半導体スイッチング素子QZLを有している。高電位側半導体スイッチング素子QZH及び低電位側半導体スイッチング素子QZLは、電圧制御形半導体スイッチング素子である例えばIGBTで構成されている。高電位側半導体スイッチング素子QZHには、フリーホイーリングダイオードDZHが逆並列に接続されている。低電位側半導体スイッチング素子QZLにも、フリーホイーリングダイオードDZLが逆並列に接続されている。
[0022]
 そして、X相スイッチングアーム15X、Y相スイッチングアーム15Y及びZ相スイッチングアーム15Zのスイッチング素子間の接続点が負荷となる三相電動機19の例えばスター結線された巻線Lx、Ly及びLzに接続されている。
 制御回路16は、ブレーキ用制御回路17と、インバータ用制御回路18とで構成されている。ブレーキ用制御回路17は、ブレーキ回路14の半導体スイッチング素子(IGBT)14bの制御端子(ゲート)を駆動するゲート駆動回路(GDU)で構成されている。このブレーキ用制御回路17は、平滑コンデンサ13の端子間電圧がインバータ回路15の半導体スイッチング素子(IGBT)のブレークダウン電圧又はこれより低い設定電圧未満であるときに、ブレーキ回路14の半導体スイッチング素子(IGBT)14bをオフ状態に維持する。ブレーキ用制御回路17は、平滑コンデンサ13の端子間電圧が設定電圧を超えると、半導体スイッチング素子14bをターンオンさせる。
[0023]
 インバータ用制御回路18は、高電位側制御回路18Hと低電位側制御回路18Lとで構成されている。
 高電位側制御回路18Hは、モジュール内でブレーキ用制御回路17とは反対側に配置されている。この高電位側制御回路18Hは高電位側半導体スイッチング素子QXH、QYH及びQYZの制御端子(ゲート)に駆動信号を供給して各スイッチング素子QXH、QYH及びQZHをスイッチング制御する。
[0024]
 低電位側制御回路18Lは、モジュール内でブレーキ用制御回路17と同じ側に隣接して配置されている。この低電位側制御回路18Lは低電位側半導体スイッチング素子QXL、QYL及びQZLの制御端子(ゲート)に駆動信号を供給して各スイッチング素子QXL、QYL及びQZLをスイッチング制御する。
 ブレーキ用制御回路17の負極端子17n及び低電位側制御回路18Lの負極端子18nがグランドに接続されている。
[0025]
 そして、負電位側となる負極側配線Ln及びブレーキ用制御回路17の負電位側となる負極端子17n間にサージ電圧抑制回路としてのRCスナバ回路20が接続されている。このRCスナバ回路20は、抵抗21とコンデンサ22とを直列に接続した構成とされている。RCスナバ回路20の抵抗21側は負極側配線Lnに接続され、コンデンサ22側がブレーキ用制御回路17の負極端子17nに接続される。
[0026]
 抵抗21の負極側配線Lnとの接続位置は、インバータ回路15の配線インダクタンスが最大となる低電位側半導体スイッチング素子QiL(i=X,Y,Z)の低電位側端子(エミッタ端子)の接続点とすることが好ましい。すなわち、負極側配線Lnの幅及び厚みが等しいものとすると、負極側配線Lnのグランドへの接続点までの配線長さが一番長くなる低電位側半導体スイッチング素子QiL(i=X,Y,Z)の低電位側端子(エミッタ端子)の接続点の近傍位置とすることが好ましい。このように、負極側配線Lnのグランドとの接続点との配線長さが一番長い位置に、抵抗21を接続することにより、サージ電圧抑制効果を最大限に発揮することができる。
 そして、全波整流回路12、ブレーキ回路14、インバータ回路15、制御回路16が1つのパッケージに配置されてインテリジェントパワーモジュール(IPM)として構成されている。
[0027]
 次に、上記実施形態の動作を説明する。
 外部の交流電源からの交流電力が全波整流回路12で整流されて直流電力に変換される。この直流電力は平滑コンデンサ13で平滑化されてブレーキ回路14及びインバータ回路15に供給される。
 このとき、インバータ回路15で三相電動機19を回転駆動している状態では、インバータ回路15がインバータ用制御回路18の高電位側制御回路18H及び低電位側制御回路18Lによってスイッチング制御される。一方、ブレーキ回路14は、平滑コンデンサ13の端子間電圧が設定電圧に達することがないので、半導体スイッチング素子14bはオフ状態を維持する。
[0028]
 インバータ回路15で低電位側半導体スイッチング素子QXL~QZLがオン状態からターンオフする場合を考える。この場合には、負極側配線Lnの配線インダクタンスに蓄積された蓄積エネルギーがサージ電圧として低電位側半導体スイッチング素子QXL~QZLの制御端子及び低電位側端子間に供給される。
 このとき、負極側配線Lnの配線インダクタンスが最大となる接続点とブレーキ用制御回路17の負極端子17nとグランドとの接続点との間にRCスナバ回路20が接続されている。このため、サージ電圧はRCスナバ回路20の抵抗21を通じてコンデンサ22によって抑制されることになる。したがって、インバータ回路15の低電位側半導体スイッチング素子QXL~QZLの制御端子及び低電位側端子に加わるサージ電圧を抑制することができる。
[0029]
 すなわち、X相スイッチングアーム15Xの低電位側半導体スイッチング素子QXLがオン状態からターンオフして配線インダクタンスの蓄積エネルギーによるサージ電圧が発生した場合を例に説明する。
 先ず、RCスナバ回路20を設けない場合には、図2(a)に示すように、X相スイッチングアーム15Xにおける低電位側半導体スイッチング素子QXLの制御端子及び低電位側端子間電圧V GE(X-N1)がサージ電圧によって20V/divに達する。
[0030]
 これに対して、RCスナバ回路20を設けた場合には、負極側配線Lnの配線インダクタンスに蓄積された蓄積エネルギーがRCスナバ回路20の抵抗21を通じてコンデンサ22に吸収される。このため、X相スイッチングアーム15Xにおける低電位側半導体スイッチング素子QXLの制御端子及び低電位側端子間電圧V GE(X-N1)は図2(b)に示すように、11.9Vとなる。
[0031]
 この結果、RCスナバ回路20を設けることにより、RCスナバ回路20を設けない場合に比較して低電位側半導体スイッチング素子QXLの制御端子及び低電位側端子間電圧V GE(X-N1)を8.1V低下させることができ、大きなサージ電圧抑制効果を発揮することができる。
 また、負極側配線Lnに発生するサージ電圧はブレーキ回路14の半導体スイッチング素子14bにも印加される。このため、半導体スイッチング素子14bの制御端子(ゲート端子)及び低電位側端子(エミッタ端子)間電圧V GE(B-N1)は、図2(a)に示す如くブレークダウン電圧を超える20V/divとなる。
[0032]
 これに対して、RCスナバ回路20を設けることにより、サージ電圧をRCスナバ回路20のコンデンサ22によって抑制するので、ブレーキ回路14の半導体スイッチング素子14bの制御端子(ゲート端子)及び低電位側端子(エミッタ端子)間電圧V GE(B-N1)は13.8Vに低下させることができる。したがって、RCスナバ回路20を設けることにより、ブレーキ回路14の半導体スイッチング素子14bの制御端子(ゲート端子)及び低電位側端子(エミッタ端子)間電圧V GE(B-N1)を、RCスナバ回路20を設けない場合に比較して6.2V低下させることが可能となる。
[0033]
 また、インバータ回路15を全波整流器として動作させて三相電動機19を発電機として回生制動する場合について説明する。この回生制動状態では、三相電動機19で発電される交流電力がインバータ回路15で全波整流されて直流電力に変換される。このため、平滑コンデンサ13の端子間電圧が上昇し、インバータ回路15を構成する各半導体スイッチング素子QXH~QZLのブレークダウン電圧を超える場合が生じる。
[0034]
 このとき、平滑コンデンサ13の端子間電圧がブレークダウン電圧又はブレークダウン電圧より低い電圧に設定された設定電圧を超えると、ブレーキ回路14の半導体スイッチング素子14bがオン状態に制御される。このため、平滑コンデンサ13の端子間電圧が外付けの抵抗14cを通じて消費されることになり、平滑コンデンサ13の端子間電圧の上昇が抑制される。したがって、インバータ回路15の各半導体スイッチング素子QXH~QZLを保護することができる。
[0035]
 その後、平滑コンデンサ13の端子間電圧が設定電圧未満に低下すると、ブレーキ回路14の半導体スイッチング素子14bがオフ状態に制御される。このため、負極側配線Lnの配線インダクタンスに蓄積された蓄積エネルギーによるサージ電圧が半導体スイッチング素子14bの制御端子及び低電位側端子に印加される。
 この場合も、負極側配線Lnに発生するサージ電圧がRCスナバ回路20の抵抗21を通じてコンデンサによって抑制される。このため、ブレーキ回路14の半導体スイッチング素子14b及びインバータ回路15の低電位側半導体スイッチング素子QXL~QZLにサージ電圧が印加されることを抑制できる。
[0036]
 本実施形態では、サージ電圧抑制回路を、前述したように、負極側配線Lnの配線インダクタンスが最大となる接続点とブレーキ用制御回路の負極端子及びグランド間の接続点との間に1つのRCスナバ回路20を接続するだけの簡易な構成としている。この構成により、配線インダクタンスによって発生するサージ電圧による電圧制御形の半導体スイッチング素子の制御端子(ゲート端子)及び低電位側端子(エミッタ端子)間電圧の上昇を抑制することができる。しかも、1つのRCスナバ回路20によってブレーキ回路及びインバータ回路に個別に2つのツェナーダイオードを相互に逆直列接続したサージ電圧抑制回路を設ける場合に比較して大きなサージ電圧抑制効果を発揮することができる。
[0037]
 なお、上記実施形態では、ブレーキ回路14及びインバータ回路15を構成する電圧制御形半導体スイッチング素子としてIGBTを適用する場合について説明した。しかしながら、本発明は上記構成に限定されるものではなく、パワーMOSFETなどの他の電圧制御形半導体スイッチング素子を適用することができる。
 また、上記実施形態では、交流電力を直流電力に変換する電力変換回路として全波整流回路12を適用した場合について説明した。しかしながら、本発明は上記構成に限定されるものではなく、整流回路に代えてインバータ回路15と同様の構成を有するAC-DC電力変換回路を適用することができる。
[0038]
 さらに、上記実施形態では、交流電力を直流電力に変換する全波整流回路12を設けた場合について説明した。しかしながら、本発明は、全波整流回路12を省略して、バッテリ等の直流電源を正極側配線Lp及び負極側配線Ln間に接続するようにしてもよい。
 また、上記実施形態では、ブレーキ用制御回路17とインバータ用制御回路18とで制御回路16を構成する場合について説明した。しかしながら、本発明は上記構成に限定されるものではなく、ブレーキ用制御回路17とインバータ用制御回路18とを1つの制御回路に組み込むようにしてもよい。

符号の説明

[0039]
 10…電力変換装置、12…全波整流回路、13…平滑コンデンサ、14…ブレーキ回路、14a…ダイオード、14b…半導体スイッチング素子、14c…抵抗、15…インバータ回路、15X…X相スイッチングアーム、15Y…Y相スイッチングアーム、15Z…Z相スイッチングアーム、QXH~QZH…高電位側半導体スイッチング素子、QXL~QZL…低電位側半導体スイッチング素子、16…制御回路、17…ブレーキ用制御回路、18…インバータ用制御回路、18H…高電位側制御回路、18L…低電位側制御回路、20…RCスナバ回路、21…抵抗、22…コンデンサ

請求の範囲

[請求項1]
 直流電力を多相交流電力に変換する電圧制御形の第1半導体スイッチング素子を有する電力変換回路と
 前記電力変換回路に加わる過電圧から当該電力変換回路を保護する電圧制御形の第2半導体スイッチング素子を有するブレーキ回路と、
 前記電力変換回路の前記第1半導体スイッチング素子及び前記ブレーキ回路の第2半導体スイッチング素子を制御する制御回路と、
 前記電力変換回路の負電位側と前記制御回路の負電位側との間に接続したサージ電圧を抑制する抵抗及びコンデンサを含むスナバ回路と、
を備えていることを特徴とする電力変換装置。
[請求項2]
 前記電力変換回路、前記ブレーキ回路、前記制御回路及び前記スナバ回路は、1つのパッケージ内に一体に配置されていることを特徴とする請求項1に記載の電力変換装置。
[請求項3]
 前記電力変換回路は、高電位側半導体スイッチング素子及び低電位側半導体スイッチング素子を直列に接続したスイッチングアームを3相以上並列に接続して構成され、
 前記スナバ回路は、前記スイッチングアームを構成する低電位側半導体スイッチング素子のうち低電位側端子が接続された低電位側配線の配線インダクタンスが一番大きい低電位側半導体スイッチング素子の低電位側端子接続部と前記制御回路の低電位側配線との間に接続されていることを特徴とする請求項1又は2に記載の電力変換装置。
[請求項4]
 交流電力を直流電力に変換する交直電力変換回路をさらに備え、前記交直電力変換回路から出力される直流電力を前記ブレーキ回路及び前記電力変換回路に供給することを特徴とする請求項1から3の何れか1項に記載の電力変換装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]