Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017098767) MULTILAYER CAPACITOR, AND WIRING BOARD
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/098767 International Application No.: PCT/JP2016/076936
Publication Date: 15.06.2017 International Filing Date: 13.09.2016
IPC:
H01G 4/232 (2006.01) ,H01G 2/06 (2006.01) ,H01G 4/30 (2006.01) ,H05K 3/46 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
G
CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
4
Fixed capacitors; Processes of their manufacture
002
Details
228
Terminals
232
electrically connecting two or more layers of a stacked or rolled capacitor
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
G
CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
2
Details of capacitors not covered by a single one of groups H01G4/-H01G11/112
02
Mountings
06
specially adapted for mounting on a printed-circuit support
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
G
CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
4
Fixed capacitors; Processes of their manufacture
30
Stacked capacitors
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
46
Manufacturing multi-layer circuits
Applicants:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventors:
藤井 裕雄 FUJII Yasuo; JP
Agent:
上田 和弘 UEDA Kazuhiro; JP
Priority Data:
2015-23824307.12.2015JP
Title (EN) MULTILAYER CAPACITOR, AND WIRING BOARD
(FR) CONDENSATEUR STRATIFIÉ, ET CARTE DE CIRCUIT IMPRIMÉ
(JA) 積層コンデンサ、及び、配線基板
Abstract:
(EN) This multilayer capacitor (1), which is mounted between a power supply and a ground of an IC mounted to a wiring board, is provided with: a stacked body (10) in which first internal electrodes (16) and second internal electrodes (17) are alternately stacked with dielectric layers (15) therebetween; a first external electrode (11) connected to first lead-out portions (16b) of the first internal electrodes (16); a second external electrode (12) connected to second lead-out portions (16c) of the first internal electrodes (16); and a third external electrode (13) connected to lead-out portions (17b) of the second internal electrodes (17). The first and second external electrodes (11, 12) are connected to a power supply pattern of the wiring board. The third external electrode (13) is connected to a ground of the wiring board. A first path which passes between the first external electrode (11) and the third external electrode (13) has a high ESR and a low ESL. A second path which passes between the second external electrode (12) and the third external electrode (13) has a low ESR and a high ESL.
(FR) Selon l’invention, un condensateur stratifié (1) monté entre une alimentation électrique et la terre d’un circuit intégré monté sur une carte de circuit imprimé, est équipé : d’un stratifié (10) qui enserre une couche diélectrique (15) et dans lequel sont stratifiées en alternance une première électrode de partie interne (16) et une seconde électrode de partie interne (17) ; d’une première électrode de partie externe (11) connectée à une première partie sortie (16b) de la première électrode de partie interne (16) ; d’une seconde électrode de partie externe (12) connectée à une seconde partie sortie (16c) de la première électrode de partie interne (16) ; et d’une troisième électrode de partie externe (13) connectée à une partie sortie (17b) de la seconde électrode de partie interne (17). La première et la seconde électrode de partie externe (11, 12) sont connectées à un motif d’alimentation électrique de la carte de circuit imprimé, et la troisième électrode de partie externe (13) est connectée à la terre de la carte de circuit imprimé. Un premier trajet passant entre la première et la seconde électrode de partie externe (11, 12) présente une résistance-série équivalente élevée et une inductance-série équivalente faible, et un second trajet passant entre la seconde et la troisième électrode de partie externe (12, 13) présente une résistance-série équivalente faible et une inductance-série équivalente élevée.
(JA) 配線基板に実装されたICの電源-グランド間に実装される積層コンデンサ(1)は、誘電体層(15)を挟んで第1内部電極(16)と第2内部電極(17)とが交互に積層された積層体(10)と、第1内部電極(16)の第1引き出し部(16b)に接続された第1外部電極(11)と、第1内部電極(16)の第2引き出し部(16c)に接続された第2外部電極(12)と、第2内部電極(17)の引き出し部(17b)に接続された第3外部電極(13)とを備え、第1、第2外部電極(11,12)が配線基板の電源パターンに接続されると共に第3外部電極(13)が配線基板のグランドに接続され、第1外部電極(11)と第3外部電極(12)との間を通る第1経路が高ESRかつ低ESLであり、第2外部電極(12)と第3外部電極(13)との間を通る第2経路が低ESRかつ高ESLである。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)