Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017096059) FREEZE LOGIC
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/096059 International Application No.: PCT/US2016/064450
Publication Date: 08.06.2017 International Filing Date: 01.12.2016
IPC:
G06F 21/55 (2013.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
21
Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
50
Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
55
Detecting local intrusion or implementing counter-measures
Applicants:
CRYPTOGRAPHY RESEARCH, INC. [US/US]; c/o Rambus Inc. 1050 Enterprise Way, Suite 700 Sunnyvale, California 94089, US
Inventors:
HUTTER, Michael; US
BAKER, Matthew; US
Agent:
PORTNOVA, Marina; US
SHEKHER, Rahul; US
Priority Data:
62/262,25502.12.2015US
Title (EN) FREEZE LOGIC
(FR) LOGIQUE DE CONGÉLATION
Abstract:
(EN) A first plurality of logic gates and a second plurality of logic gates may be associated with a symmetric configuration. A first output at a first value may be generated by the first plurality of logic gates based on a first portion of input signals. A second output may be generated by the second plurality of logic gates at the first value based on a second portion of the input signals. A subsequent first output at a particular value may be generated by the first plurality of logic gates based on a first portion of a second plurality of input signals and a subsequent second output maybe generated by the second plurality of logic gates based on a second portion of the second plurality of input signals. A value of the subsequent second output may be complementary to the particular value of the subsequent first output.
(FR) L'invention concerne une première pluralité de portes logiques et une deuxième pluralité de portes logiques qui peuvent être associés à une configuration symétrique. Une première sortie à une première valeur peut être générée par la première pluralité de portes logiques en se basant sur une première portion de signaux d'entrée. Une deuxième sortie peut être générée par la deuxième pluralité de portes logiques à la première valeur en se basant sur une deuxième portion des signaux d'entrée. Une première sortie postérieure à une valeur particulière peut être générée par la première pluralité de portes logiques en se basant sur une première portion d'une deuxième pluralité de signaux d'entrée et une deuxième sortie postérieure peut être générée par la deuxième pluralité de portes logiques en se basant sur une deuxième portion de la deuxième pluralité de signaux d'entrée. Une valeur de la deuxième sortie postérieure peut être complémentaire à la valeur particulière de la première sortie postérieure.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
IN201837009782CN108292338EP3384422US20180356464