Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017095329) METHOD FOR EMBEDDING INTEGRATED CIRCUIT FLIP CHIP
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/095329 International Application No.: PCT/SG2016/050574
Publication Date: 08.06.2017 International Filing Date: 22.11.2016
Chapter 2 Demand Filed: 02.06.2017
IPC:
G06K 19/077 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
K
RECOGNITION OF DATA; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
19
Record carriers for use with machines and with at least a part designed to carry digital markings
06
characterised by the kind of the digital marking, e.g. shape, nature, code
067
Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards
07
with integrated circuit chips
077
Constructional details, e.g. mounting of circuits in the carrier
Applicants:
SMARTFLEX TECHNOLOGY PTE LTD [SG/SG]; 27 Ubi Road 4, #04-01 Singapore 408618, SG
NG, Eng Seng [SG/SG]; SG
Inventors:
NG, Eng Seng; SG
PANG, Sze Yong; SG
Agent:
AMICA LAW LLC; 30 Raffles Place #14-01 Chevron House Singapore 048622, SG
Priority Data:
62/263,10504.12.2015US
Title (EN) METHOD FOR EMBEDDING INTEGRATED CIRCUIT FLIP CHIP
(FR) PROCÉDÉ D'INCORPORATION DE PUCE RETOURNÉE DE CIRCUIT INTÉGRÉ
Abstract:
(EN) Embodiments of the invention relate to processes for fabricating a smart device (200), e.g. smart card, and configurations for smart card devices with greater reliability and lifespan, and improved finish. In the smart card device comprising of laminated substrate layers (220, 240) interposing a flexible film (230) having conductor pattern thereon, at least one flip chip (250) for operating the smart card device is embedded in a first substrate (220) such that the first substrate provides an encapsulation to the at least one flip chip, wherein the at least one flip chip (250) is arranged at a position in a first vertical plane; and a contact pad (260), for providing electrical connection when the smart card device is inserted into a smart card reader, is arranged at a position in a second vertical plane, wherein the first vertical plane is non-overlapping with the second vertical plane. The contact pad (260) is projected through a cavity in a second substrate to form a continuous even plane from an outer surface of the laminated substrate layers to the contact pad (260).
(FR) Certains modes de réalisation de l'invention concernent des procédés de fabrication d'un dispositif intelligent (200), par exemple une carte à puce, et des configurations de dispositifs à carte à puce ayant une plus grande fiabilité et une plus longue durée de vie, de même qu'un fini amélioré. Dans le dispositif à carte à puce comprenant des couches de substrat stratifiées (220, 240) entre lesquelles est intercalé un film souple (230) sur lequel est présent un motif conducteur, au moins une puce retournée (250) permettant de faire fonctionner le dispositif à carte à puce est incorporée dans un premier substrat (220) de sorte que le premier substrat assure une encapsulation de ladite puce retournée, ladite puce retournée (250) étant disposée à une certaine position dans un premier plan vertical ; et une plage de contact (260), destinée à établir une connexion électrique lorsque le dispositif à carte à puce est introduit dans un lecteur de carte à puce, est disposée à une certaine position dans un second plan vertical, le premier plan vertical ne chevauchant pas le second plan vertical. La plage de contact (260) fait saillie à travers une cavité d'un second substrat de façon à former un plan régulier continu d'une surface extérieure des couches de substrat stratifiées à la plage de contact (260).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
UAa201803354AU2016361882CA3002778KR1020180069000IN201817010979CN108292373
ID2018/08493RU0002667741EP3384434US20180300597PH1/2018/500683MX2018005155
BR112018011000