Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017094835) THIN-FILM DEVICE AND METHOD FOR MANUFACTURING THIN-FILM DEVICE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/094835 International Application No.: PCT/JP2016/085722
Publication Date: 08.06.2017 International Filing Date: 01.12.2016
IPC:
H01G 4/33 (2006.01) ,H01G 4/12 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
G
CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
4
Fixed capacitors; Processes of their manufacture
33
Thin- or thick-film capacitors
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
G
CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
4
Fixed capacitors; Processes of their manufacture
002
Details
018
Dielectrics
06
Solid dielectrics
08
Inorganic dielectrics
12
Ceramic dielectrics
Applicants:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventors:
芦峰 智行 ASHIMINE, Tomoyuki; JP
進藤 智 SHINDO, Satoshi; JP
竹島 裕 TAKESHIMA, Yutaka; JP
Agent:
梁瀬 右司 YANASE, Yuji; JP
振角 正一 FURIKADO, Shoichi; JP
丸山 陽介 MARUYAMA, Yosuke; JP
Priority Data:
2015-23582202.12.2015JP
Title (EN) THIN-FILM DEVICE AND METHOD FOR MANUFACTURING THIN-FILM DEVICE
(FR) DISPOSITIF EN COUCHES MINCES ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF EN COUCHES MINCES
(JA) 薄膜デバイスおよび薄膜デバイスの製造方法
Abstract:
(EN) A diffusion layer is formed between an insulation substrate and a thin-film buffer layer, and peeling of the thin-film buffer layer is prevented. A thin-film device 1 is provided with: an insulation substrate 2; a thin-film capacitor 5 provided on the insulation substrate 2 interposed by a thin-film buffer layer 4, which is laminated on one main surface of the insulation substrate 2; an insulation and protection layer 6 laminated onto the one main surface of the insulation substrate 2 so as to cover the thin-film capacitor 5; lead-out electrodes 7a, 7b from the thin-film capacitor 5; outer electrodes 8a, 8b; and a surface covering layer 9 for covering the surface of the thin-film device 1. A diffusion layer 3 is formed between the insulation substrate 2 and the thin-film buffer layer 4. The outer electrodes 8a, 8b and the thin-film capacitor 5 are electrically connected via the lead-out electrodes 7a, 7b. The diffusion layer 3 is an amorphous layer formed between an SiO2 oxidized layer on the surface of the insulation substrate 2 and the thin-film buffer layer 4, at least one type of element among the constituent elements of the SiO2 oxidized layer and the thin-film buffer layer 4 diffusing in said diffusion layer 3.
(FR) La présente invention concerne une couche de diffusion qui est formée entre un substrat isolant et une couche tampon en couches minces, le décollement de la couche tampon en couches minces étant empêché. Un dispositif en couches minces (1) comporte : un substrat isolant (2); un condensateur en couches minces (5) disposé sur le substrat isolant (2), une couche tampon en couches minces (4) étant intercalée est stratifiée sur une surface principale du substrat isolant (2); une couche isolante et de protection (6) stratifiée sur la surface principale du substrat isolant (2) de manière à recouvrir le condensateur en couches minces (5); des électrodes de sortie (7a, 7b) s'étendant depuis le condensateur en couches minces (5); des électrodes externes (8a, 8b); et une couche (9) de recouvrement de surface servant à recouvrir la surface du dispositif en couches minces (1). Une couche de diffusion (3) est formée entre le substrat isolant (2) et la couche tampon en couches minces (4). Les électrodes externes (8a, 8b) et le condensateur en couches minces (5) sont connectés électriquement par l'intermédiaire des électrodes de sortie (7a, 7b). La couche de diffusion (3) est une couche amorphe formée entre une couche oxydée de SiO2 sur la surface du substrat isolant (2) et la couche tampon en couches minces (4), au moins un type d'élément parmi les éléments constitutifs de la couche oxydée de SiO2 et la couche tampon en couches minces (4) diffusant dans ladite couche de diffusion (3).
(JA) 絶縁基板と薄膜バッファ層との間に拡散層を形成し、薄膜バッファ層の剥がれを防止する。 薄膜デバイス1は、絶縁基板2と、該絶縁基板2の一方主面上に積層された薄膜バッファ層4を介して絶縁基板2に設けられた薄膜キャパシタ5と、絶縁基板2の一方主面に薄膜キャパシタ5を被覆するように積層された絶縁保護層6と、薄膜キャパシタ5からの引出電極7aおよび7bと、外部電極8aおよび8bと、薄膜デバイス1の表面を覆う表面被覆層9とを備える。絶縁基板2と薄膜バッファ層4との間には、拡散層3が形成される。また、外部電極8aおよび8bと薄膜キャパシタ5とは、引出電極7aおよび7bを介して電気的に接続されている。拡散層3は、絶縁基板2の表面のSiO2酸化膜と薄膜バッファ層4との間に、互いの構成元素のうちそれぞれ少なくとも1種類の元素が拡散して形成された、非晶質の層である。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
CN208240501