Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017094605) DISPLAY DEVICE AND DRIVING METHOD THEREOF
Document

明 細 書

発明の名称 表示装置およびその駆動方法

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

特許文献

0005  

発明の概要

発明が解決しようとする課題

0006   0007  

課題を解決するための手段

0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020  

発明の効果

0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033  

図面の簡単な説明

0034  

発明を実施するための形態

0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098  

符号の説明

0099  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27  

明 細 書

発明の名称 : 表示装置およびその駆動方法

技術分野

[0001]
 本発明は、表示装置に関し、特に、休止駆動を行う表示装置およびその駆動方法に関する。

背景技術

[0002]
 液晶表示装置は、一般に、互いに対向する2枚の絶縁性のガラス基板からなる液晶パネルを備えている。一方のガラス基板はアレイ基板と呼ばれており、他方のガラス基板は対向基板と呼ばれている。アレイ基板にはTFT(薄膜トランジスタ)や画素電極などが形成され、対向基板には共通電極(対向電極)やカラーフィルタなどが形成されている。液晶パネルの表示部(表示領域)には、複数本のソースバスライン(映像信号線)と、複数本のゲートバスライン(走査信号線)と、それら複数本のソースバスラインと複数本のゲートバスラインとの交差点にそれぞれ対応して設けられた複数個の画素形成部とが形成されている。各画素形成部には、対応する交差点を通過するゲートバスラインにゲート電極が接続されると共に当該交差点を通過するソースバスラインにソース電極が接続されたTFTと、そのTFTのドレイン電極に接続された画素電極と、上記複数個の画素形成部に共通的に設けられた共通電極および補助容量電極と、画素電極と共通電極とによって形成される液晶容量と、画素電極と補助容量電極とによって形成される補助容量とが含まれている。液晶容量と補助容量とによって画素容量が構成されている。以上のような構成において、各TFTのゲート電極がゲートバスラインからアクティブな走査信号を受けたときに当該TFTのソース電極がソースバスラインから受ける映像信号に基づいて、画素容量の充電が行われる。このようにして上記複数個の画素形成部内の画素容量の充電が行われることにより、表示部に所望の画像が表示される。
[0003]
 ところで、上述した液晶表示装置などの表示装置に関し、従来より、消費電力を低減することが課題となっている。そこで、「ゲートバスラインの走査を停止して映像信号の書き込み動作を休止する休止期間を設ける(走査期間と走査期間との間に休止期間を設ける)」という駆動方法の開発が進められている。このように書き込み動作を休止する休止期間を設ける駆動方法は「休止駆動」などと呼ばれている。なお、一般的な液晶表示装置においても帰線期間にはゲートバスラインの走査は行われないが、帰線期間は走査期間の中の一部の期間であり、休止駆動においては帰線期間よりも長い期間の休止期間が設けられる。このような休止駆動が採用されている液晶表示装置では、休止期間には、例えばゲートドライバやソースドライバなどのドライバ(駆動回路)に制御用の信号などを与える必要がない。このため、全体としてドライバなどの駆動周波数が低減され、低消費電力化が可能となる。
[0004]
 図27は、休止駆動の一例を説明するための図である。図27に示す例では、リフレッシュレート(駆動周波数)が60Hzである一般的な液晶表示装置における1フレーム分の走査期間(1フレーム期間は16.67msである。)と59フレーム分の休止期間とが交互に現れている。このような休止駆動は、静止画表示に好適である。このような休止駆動を行う液晶表示装置の発明は、例えば国際公開2012/137756号パンフレットに開示されている。

先行技術文献

特許文献

[0005]
特許文献1 : 国際公開2012/137756号パンフレット

発明の概要

発明が解決しようとする課題

[0006]
 上述のような休止駆動により、表示装置の低消費電力化が図られている。ところが、近年、表示装置の高解像度化が顕著である。また、近年、特に携帯型の表示装置に関し、ユーザーの使用時間の増大が顕著である。このようなことから、表示装置の更なる低消費電力化の要求が高まっている。
[0007]
 そこで本発明は、休止駆動を採用している表示装置において更に消費電力を低減することを目的とする。

課題を解決するための手段

[0008]
 本発明の第1の局面は、映像信号線および走査信号線を含む表示部を有し、前記走査信号線の走査が行われる走査期間と前記走査信号線の走査が停止される休止期間とを繰り返す休止駆動を行う表示装置であって、
 前記表示部を駆動する表示駆動部と、
 前記表示駆動部に供給するための複数の動作用電圧を生成する電源回路と
を備え、
 前記表示駆動部は、現時点が走査期間または休止期間のいずれであるのかを示す制御信号を前記電源回路に与え、
 前記電源回路は、前記制御信号に基づいて、前記表示駆動部に供給する複数の動作用電圧のうちの少なくとも1つの電圧値を休止期間には走査期間よりも小さくすることを特徴とする。
[0009]
 本発明の第2の局面は、本発明の第1の局面において、
 前記表示駆動部は、
  前記映像信号線を駆動する映像信号線駆動回路と、
  前記走査信号線を駆動する走査信号線駆動回路と、
  前記映像信号線駆動回路および前記走査信号線駆動回路の動作を制御するタイミング制御回路と
を含み、
 前記制御信号は、前記タイミング制御回路から前記電源回路に与えられることを特徴とする。
[0010]
 本発明の第3の局面は、本発明の第2の局面において、
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記映像信号線駆動回路に供給するためのアナログ電源電圧と、前記走査信号線を選択状態にするための電圧であって前記走査信号線駆動回路に供給するための走査信号線選択用電源電圧とを生成し、
  休止期間には、前記走査信号線選択用電源電圧に代えて前記アナログ電源電圧を前記走査信号線駆動回路に供給することを特徴とする。
[0011]
 本発明の第4の局面は、本発明の第2の局面において、
 前記電源回路は、
  前記複数の動作用電圧の1つとして、少なくとも、前記タイミング制御回路に供給するための第1のロジック電源電圧を生成し、
  休止期間には、前記第1のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする。
[0012]
 本発明の第5の局面は、本発明の第2の局面において、
 前記電源回路は、
  前記複数の動作用電圧の1つとして、少なくとも、前記映像信号線駆動回路に供給するための第2のロジック電源電圧を生成し、
  休止期間には、前記第2のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする。
[0013]
 本発明の第6の局面は、本発明の第2の局面において、
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記タイミング制御回路に供給するための第1のロジック電源電圧と、前記映像信号線駆動回路に供給するための第2のロジック電源電圧とを生成し、
  休止期間には、前記第1のロジック電源電圧の電圧値および前記第2のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする。
[0014]
 本発明の第7の局面は、本発明の第2の局面において、
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記映像信号線駆動回路に供給するためのアナログ電源電圧と、前記走査信号線を選択状態にするための電圧であって前記走査信号線駆動回路に供給するための走査信号線選択用電源電圧と、前記タイミング制御回路に供給するための第1のロジック電源電圧とを生成し、
  休止期間には、前記走査信号線選択用電源電圧に代えて前記アナログ電源電圧を前記走査信号線駆動回路に供給するとともに前記第1のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする。
[0015]
 本発明の第8の局面は、本発明の第2の局面において、
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記映像信号線駆動回路に供給するためのアナログ電源電圧と、前記走査信号線を選択状態にするための電圧であって前記走査信号線駆動回路に供給するための走査信号線選択用電源電圧と、前記映像信号線駆動回路に供給するための第2のロジック電源電圧とを生成し、
  休止期間には、前記走査信号線選択用電源電圧に代えて前記アナログ電源電圧を前記走査信号線駆動回路に供給するとともに前記第2のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする。
[0016]
 本発明の第9の局面は、本発明の第2の局面において、
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記映像信号線駆動回路に供給するためのアナログ電源電圧と、前記走査信号線を選択状態にするための電圧であって前記走査信号線駆動回路に供給するための走査信号線選択用電源電圧と、前記タイミング制御回路に供給するための第1のロジック電源電圧と、前記映像信号線駆動回路に供給するための第2のロジック電源電圧とを生成し、
  休止期間には、前記走査信号線選択用電源電圧に代えて前記アナログ電源電圧を前記走査信号線駆動回路に供給するとともに前記第1のロジック電源電圧の電圧値および前記第2のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする。
[0017]
 本発明の第10の局面は、本発明の第1の局面において、
 前記表示部は、
  画素電極と、
  前記走査信号線に制御端子が接続され、前記映像信号線に第1の導通端子が接続され、前記画素電極に第2の導通端子が接続された、酸化物半導体層を有する薄膜トランジスタと
を含むことを特徴とする。
[0018]
 本発明の第11の局面は、本発明の第10の局面において、
 前記酸化物半導体層は、酸化インジウムガリウム亜鉛を含むことを特徴とする。
[0019]
 本発明の第12の局面は、本発明の第1の局面において、
 休止期間の長さが走査期間の長さよりも長いことを特徴とする。
[0020]
 本発明の第13の局面は、映像信号線および走査信号線を含む表示部と前記表示部を駆動する表示駆動部とを有し前記走査信号線の走査が行われる走査期間と前記走査信号線の走査が停止される休止期間とを繰り返す休止駆動を行う表示装置の駆動方法であって、
 前記表示駆動部に供給するための複数の動作用電圧を生成する電源生成ステップと
 現時点が走査期間または休止期間のいずれであるのかを示す制御信号を出力する制御信号出力ステップと
を含み、
 前記電源生成ステップでは、前記制御信号出力ステップで出力される制御信号に基づき、前記表示駆動部に供給する複数の動作用電圧のうちの少なくとも1つの電圧値が休止期間には走査期間よりも小さくされることを特徴とする。

発明の効果

[0021]
 本発明の第1の局面によれば、休止駆動を行う表示装置において、表示駆動部の動作に必要な複数の動作用電圧のうちの少なくとも1つの電圧値が休止期間には走査期間よりも小さくされる。これにより、休止駆動を行う表示装置において、従来よりも更に消費電力が低減される。
[0022]
 本発明の第2の局面によれば、映像信号線駆動回路,走査信号線駆動回路,およびタイミング制御回路を有する表示装置において、従来よりも更に消費電力が低減される。
[0023]
 本発明の第3の局面によれば、休止期間には走査信号線選択用電源電圧よりも電圧レベルが低いアナログ電源電圧が走査信号線駆動回路に供給される。これにより、休止駆動を行う表示装置において、従来よりも更に消費電力が低減される。
[0024]
 本発明の第4の局面によれば、タイミング制御回路に供給される第1のロジック電源電圧の電圧値が、休止期間には走査期間よりも小さくされる。これにより、休止駆動を行う表示装置において、従来よりも更に消費電力が低減される。
[0025]
 本発明の第5の局面によれば、映像信号線駆動回路に供給される第2のロジック電源電圧の電圧値が、休止期間には走査期間よりも小さくされる。これにより、休止駆動を行う表示装置において、従来よりも更に消費電力が低減される。
[0026]
 本発明の第6の局面によれば、タイミング制御回路に供給される第1のロジック電源電圧の電圧値および映像信号線駆動回路に供給される第2のロジック電源電圧の電圧値が、休止期間には走査期間よりも小さくされる。これにより、休止駆動を行う表示装置において、従来よりも更に消費電力が低減される。
[0027]
 本発明の第7の局面によれば、休止期間には走査信号線選択用電源電圧よりも電圧レベルが低いアナログ電源電圧が走査信号線駆動回路に供給される。また、タイミング制御回路に供給される第1のロジック電源電圧の電圧値が、休止期間には走査期間よりも小さくされる。これにより、休止駆動を行う表示装置において、従来よりも更に消費電力が低減される。
[0028]
 本発明の第8の局面によれば、休止期間には走査信号線選択用電源電圧よりも電圧レベルが低いアナログ電源電圧が走査信号線駆動回路に供給される。また、映像信号線駆動回路に供給される第2のロジック電源電圧の電圧値が、休止期間には走査期間よりも小さくされる。これにより、休止駆動を行う表示装置において、従来よりも更に消費電力が低減される。
[0029]
 本発明の第9の局面によれば、休止期間には走査信号線選択用電源電圧よりも電圧レベルが低いアナログ電源電圧が走査信号線駆動回路に供給される。また、タイミング制御回路に供給される第1のロジック電源電圧の電圧値が、休止期間には走査期間よりも小さくされる。さらに、映像信号線駆動回路に供給される第2のロジック電源電圧の電圧値が、休止期間には走査期間よりも小さくされる。これにより、休止駆動を行う表示装置において、従来よりも更に消費電力が低減される。
[0030]
 本発明の第10の局面によれば、酸化物半導体層を有する薄膜トランジスタが用いられる。このため、良好な表示品位を保持しつつ、消費電力を大幅に削減することができる。
[0031]
 本発明の第11の局面によれば、本発明の第10の局面と同様の効果を確実に奏することができる。
[0032]
 本発明の第12の局面によれば、より効果的に消費電力を低減することが可能となる。
[0033]
 本発明の第13の局面によれば、本発明の第1の局面と同様の効果を表示装置の駆動方法の発明において奏することができる。

図面の簡単な説明

[0034]
[図1] 本発明の第1の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
[図2] 上記第1の実施形態に関し、ゲートドライバの配置に関する別の例について説明するための図である。
[図3] 上記第1の実施形態において、画素形成部の構成を示す図である。
[図4] 上記第1の実施形態において、チャネルエッチ型TFTの構成を示す図である。
[図5] 全ての実施形態に共通する電源回路の構成を示すブロック図である。
[図6] 液晶表示装置で使用される複数の動作用電圧の電圧の走査期間における高低関係について説明するための図である。
[図7] 電源回路内のDC-DCコンバータの一構成例(昇圧型)を示す回路図である。
[図8] 電源回路内のDC-DCコンバータの一構成例(降圧型)を示す回路図である。
[図9] DC-DCコンバータ内のスイッチの制御について説明するための図である。
[図10] 上記第1の実施形態における電源回路の構成を示すブロック図である。
[図11] 上記第1の実施形態において、電源回路内の切替回路の一構成例を示す回路図である。
[図12] 上記第1の実施形態における電圧制御方法について説明するためのタイミングチャートである。
[図13] 休止駆動を採用した従来の液晶表示装置における電源回路から表示駆動部への動作用電圧の供給について説明するための図である。
[図14] 本発明の第2の実施形態における電源回路の構成を示すブロック図である。
[図15] 上記第2の実施形態において、オンデューティの調整について説明するための図である。
[図16] 上記第2の実施形態における電圧制御方法について説明するためのタイミングチャートである。
[図17] 本発明の第3の実施形態における電源回路の構成を示すブロック図である。
[図18] 上記第3の実施形態における電圧制御方法について説明するためのタイミングチャートである。
[図19] 本発明の第4の実施形態における電源回路の構成を示すブロック図である。
[図20] 上記第4の実施形態における電圧制御方法について説明するためのタイミングチャートである。
[図21] 本発明の第5の実施形態における電源回路の構成を示すブロック図である。
[図22] 上記第5の実施形態における電圧制御方法について説明するためのタイミングチャートである。
[図23] 本発明の第6の実施形態における電源回路の構成を示すブロック図である。
[図24] 上記第6の実施形態における電圧制御方法について説明するためのタイミングチャートである。
[図25] 本発明の第7の実施形態における電源回路の構成を示すブロック図である。
[図26] 上記第7の実施形態における電圧制御方法について説明するためのタイミングチャートである。
[図27] 休止駆動の一例を説明するための図である。

発明を実施するための形態

[0035]
 以下、添付図面を参照しつつ、本発明の実施形態について説明する。なお、以下の説明においては、TFTのゲート電極(ゲート端子)は制御端子に相当し、ソース電極(ソース端子)は第1の導通端子に相当し、ドレイン電極(ドレイン端子)は第2の導通端子に相当する。
[0036]
<1.第1の実施形態>
<1.1 全体構成および動作概要>
 図1は、本発明の第1の実施形態に係る液晶表示装置の全体構成を示すブロック図である。図1に示すように、この液晶表示装置は、バッテリー10と電源回路20と表示駆動部30と液晶パネル40とを備えている。表示駆動部30は、タイミングコントローラ310とゲートドライバ(走査信号線駆動回路)320とソースドライバ(映像信号線駆動回路)330とによって構成されている。液晶パネル40には、画像を表示する表示部(画素領域)400が含まれている。なお、図2に示すように、ゲートドライバ320が液晶パネル40内に設けられていることもある。すなわち、「ゲートドライバモノリシック(GDM)」と呼ばれる技術を用いたゲートドライバを採用することもできる。
[0037]
 本実施形態に係る液晶表示装置では、駆動方法として休止駆動が採用されている。すなわち、液晶表示装置の動作中の期間に、ゲートバスラインの走査を停止して映像信号の書き込み動作を休止する休止期間が設けられている。例えば図27に示したように走査期間と休止期間とが交互に繰り返されるが、本発明においては、走査期間の長さおよび休止期間の長さについては特に限定されない。
[0038]
 表示部400には、複数本(n本)のソースバスライン(映像信号線)SL1~SLnと複数本(m本)のゲートバスライン(走査信号線)GL1~GLmとが配設されている。また、ソースバスラインSL1~SLnとゲートバスラインGL1~GLmとの各交差点に対応して、画素を形成する画素形成部(図1では不図示)が設けられている。すなわち、表示部400には、複数個(n×m個)の画素形成部が含まれている。上記複数個の画素形成部はマトリクス状に配置されてm行×n列の画素マトリクスを構成している。図3は、画素形成部4の構成を示す回路図である。画素形成部4には、対応する交差点を通過するゲートバスラインGLにゲート電極が接続されると共に当該交差点を通過するソースバスラインSLにソース電極が接続されたスイッチング素子であるTFT(薄膜トランジス)41と、そのTFT41のドレイン電極に接続された画素電極42と、上記複数個の画素形成部4に共通的に設けられた共通電極45および補助容量電極46と、画素電極42と共通電極45とによって形成される液晶容量43と、画素電極42と補助容量電極46とによって形成される補助容量44とが含まれている。液晶容量43と補助容量44とによって画素容量47が構成されている。なお、画素形成部4の構成は図3に示す構成には限定されない。例えば、補助容量44および補助容量電極46が設けられていない構成を採用することもできる。
[0039]
 以下、図1に示す構成要素の動作概要について説明する。バッテリー10は、所定の大きさの直流電圧VDCを電源回路20に供給する。電源回路20は、タイミングコントローラ310から与えられる制御信号SMに基づき、表示駆動部30に供給するための複数の動作用電圧を生成する。なお、制御信号SMは、現時点が走査期間または休止期間のいずれであるのかを示す信号である。本実施形態においては、複数の動作用電圧として、タイミングコントローラ310の動作に必要なロジック系の電源電圧であるタイミングコントローラロジック電源電圧VCC1と、ソースドライバ330の動作に必要なロジック系の電源電圧であるソースドライバロジック電源電圧VCC2と、ソースドライバ330の動作に必要なアナログ系の電源電圧であるソースドライバアナログ電源電圧VDDAと、ゲートドライバ320の動作に必要な電源電圧であってゲートバスラインGLを選択状態にするための電源電圧であるゲートオン電源電圧VGHと、ゲートドライバ320の動作に必要な電圧であってゲートバスラインGLを非選択状態にするための電源電圧であるゲートオフ電源電圧VGLとが電源回路20で生成される。
[0040]
 ところで、後述するように、この液晶表示装置では、電源回路20から表示駆動部30に供給される動作用電圧が走査期間と休止期間とで異なっている。そこで、本明細書では、説明の便宜上、期間に関わらず、電源回路20から表示駆動部30に供給されている電圧のことを「第1電圧」~「第5電圧」という。第1電圧~第5電圧には符号VP1~VP5を付す。第1電圧VP1は、電源回路20からタイミングコントローラ310に供給される電圧である。第2電圧VP2は、電源回路20からソースドライバ330に供給されるロジック系の電圧である。第3電圧VP3は、電源回路20からソースドライバ330に供給されるアナログ系の電圧である。第4電圧VP4は、電源回路20からゲートドライバ320に供給される2つの電圧のうちの高レベル側の電圧である。第5電圧VP5は、電源回路20からゲートドライバ320に供給される2つの電圧のうちの低レベル側の電圧である。なお、図1の符号VP1~VP5に続く括弧内には、走査期間に電源回路20から表示駆動部30に供給される動作用電圧が示されている。
[0041]
 タイミングコントローラ310は、外部から送られる画像信号DATを受け取り、デジタル映像信号DVと、表示部400における画像表示を制御するためのソーススタートパルス信号SSP,ソースクロック信号SCK,ラッチストローブ信号LS,ゲートスタートパルス信号GSP,およびゲートクロック信号GCKとを出力する。また、タイミングコントローラ310は、画像信号DATに基づいて、上述した制御信号SMを電源回路20に与える。
[0042]
 ゲートドライバ320は、タイミングコントローラ310から出力されるゲートスタートパルス信号GSPおよびゲートクロック信号GCKに基づいて、アクティブな走査信号の各ゲートバスラインGL1~GLmへの印加を1垂直走査期間を周期として繰り返す。
[0043]
 ソースドライバ330は、タイミングコントローラ310から送られるデジタル映像信号DV,ソーススタートパルス信号SSP,ソースクロック信号SCK,およびラッチストローブ信号LSを受け取り、ソースバスラインSL1~SLnに駆動用映像信号を印加する。このとき、ソースドライバ330では、ソースクロック信号SCKのパルスが発生するタイミングで、各ソースバスラインSLに印加すべき電圧を示すデジタル映像信号DVが順次に保持される。そして、ラッチストローブ信号LSのパルスが発生するタイミングで、上記保持されたデジタル映像信号DVがアナログ電圧に変換される。その変換されたアナログ電圧は、駆動用映像信号として全てのソースバスラインSL1~SLnに一斉に印加される。
[0044]
 以上のようにして、各ゲートバスラインGL1~GLmに走査信号が印加され、各ソースバスラインSL1~SLnに駆動用映像信号が印加されることにより、外部から送られた画像信号DATに基づく画像が表示部400に表示される。
[0045]
 なお、タイミングコントローラロジック電源電圧VCC1は第1のロジック電源電圧に相当し、ソースドライバロジック電源電圧VCC2は第2のロジック電源電圧に相当し、ソースドライバアナログ電源電圧VDDAはアナログ電源電圧に相当し、ゲートオン電源電圧VGHは走査信号線選択用電源電圧に相当する。
[0046]
<1.2 TFT(薄膜トランジスタ)>
 本実施形態においては、画素形成部4内のTFT41はすべてnチャネル型である。また、本実施形態においては、TFT41には、酸化物TFT(酸化物半導体層を有する薄膜トランジスタ)が採用されている。さらに、本実施形態においては、TFT41の構造にはチャネルエッチ型が採用されている。但し、エッチストップ型を採用することもできる。このように酸化物TFTを用いることにより、良好な表示品位を保持しつつ、液晶パネル40を駆動する回数を大幅に削減し、液晶表示装置の消費電力を大幅に削減することができる。
[0047]
 図4は、チャネルエッチ型TFTの構成を示す図である。図4に示すように、チャネルエッチ型TFTは、基板411上にゲート電極412,ゲート絶縁膜413,酸化物半導体層414,ソース電極415およびドレイン電極416を積層し、その上に保護膜417を形成した構造を有する。酸化物半導体層414のうちゲート電極412の上方の部分は、チャネル領域として機能する。チャネルエッチ型TFTでは、チャネル領域上にエッチストップ層が形成されておらず、ソース電極415およびドレイン電極416のチャネル側の端部下面は、酸化物半導体層414の上面と接するように配置されている。チャネルエッチ型TFTは、例えば、酸化物半導体層414上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。
[0048]
 一方、エッチストップ型TFTでは、チャネル領域上にエッチストップ層が形成されている。ソース電極およびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型TFTは、例えば、酸化物半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、酸化物半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。
[0049]
 次に、酸化物半導体について説明する。酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、c軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
[0050]
 酸化物半導体層は、2層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、酸化物半導体層は、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、酸化物半導体層は、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む2層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。
[0051]
 非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法や、積層構造を有する酸化物半導体層の構成などについては、例えば日本の特開2014-7399号公報に記載されている。参考のために、日本の特開2014-7399号公報の開示内容のすべてを本明細書に援用する。
[0052]
 酸化物半導体層は、例えば、In(インジウム)、Ga(ガリウム)およびZn(亜鉛)のうち少なくとも1種の金属元素を含んでいてもよい。本実施形態では、酸化物半導体層は、例えば、In-Ga-Zn-O系の半導体(例えば酸化インジウムガリウム亜鉛)を含む。In-Ga-Zn-O系の半導体は、In、Ga、Znの三元系酸化物である。In、GaおよびZnの割合(組成比)は特に限定されない。例えば、In:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等の割合を採用することができる。このような酸化物半導体層は、In-Ga-Zn-O系の半導体を含む酸化物半導体膜から形成され得る。
[0053]
 In-Ga-Zn-O系の半導体は、アモルファスであってもよいし、結晶質であってもよい。結晶質In-Ga-Zn-O系の半導体としては、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系の半導体を採用することが好ましい。
[0054]
 なお、結晶質In-Ga-Zn-O系の半導体の結晶構造は、例えば、日本の特開2014-7399号公報、日本の特開2012-134475号公報、日本の特開2014-209727号公報などに開示されている。参考のために、日本の特開2012-134475号公報および日本の特開2014-209727号公報の開示内容のすべてを本明細書に援用する。In-Ga-Zn-O系半導体層を有するTFTは、高い移動度(a-SiTFTに比べて20倍を超える移動度)および低いリーク電流(a-SiTFTに比べて100分の1未満のリーク電流)を有する。このため、In-Ga-Zn-O系半導体層を有するTFTは、駆動TFT(例えば、上記ゲートドライバ320内のTFT)および画素TFT(上記TFT41)として好適に用いられる。
[0055]
 酸化物半導体層は、In-Ga-Zn-O系半導体の代わりに、他の酸化物半導体を含んでいてもよい。酸化物半導体層は、例えばIn-Sn-Zn-O系半導体(例えばIn 23-SnO 2-ZnO;InSnZnO)を含んでいてもよい。In-Sn-Zn-O系半導体は、In(インジウム)、Sn(スズ)およびZn(亜鉛)の三元系酸化物である。あるいは、酸化物半導体層は、In-Al-Zn-O系半導体、In-Al-Sn-Zn-O系半導体、Zn-O系半導体、In-Zn-O系半導体、Zn-Ti-O系半導体、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドミウム)、Mg-Zn-O系半導体、In-Ga-Sn-O系半導体、In-Ga-O系半導体、Zr-In-Zn-O系半導体、Hf-In-Zn-O系半導体などを含んでいてもよい。ここで、Alはアルミニウム、Tiはチタン、Cdはカドミウム、Geはゲルマニウム、Pbは鉛、Mgはマグネシウム、Zrはジルコニウム、Hfはハフニウムを表している。
[0056]
<1.3 電源回路>
 図5は、全ての実施形態に共通する電源回路20の構成を示すブロック図である。電源回路20は、直流電圧VDCからタイミングコントローラロジック電源電圧VCC1を生成する第1の電源電圧生成部200(1)と、直流電圧VDCからソースドライバロジック電源電圧VCC2を生成する第2の電源電圧生成部200(2)と、直流電圧VDCからソースドライバアナログ電源電圧VDDAを生成する第3の電源電圧生成部200(3)と、直流電圧VDCからゲートオン電源電圧VGHを生成する第4の電源電圧生成部200(4)と、直流電圧VDCからゲートオフ電源電圧VGLを生成する第5の電源電圧生成部200(5)とによって構成されている。
[0057]
 図5に示すように、各電源電圧生成部200は、制御部210とDC-DCコンバータ220とによって構成されている。制御部210は、参照電圧VrefとDC-DCコンバータ220からフィードバックされる電圧とを比較して、DC-DCコンバータ220内に設けられているスイッチング素子のオン/オフ状態を制御するためのスイッチング制御信号Sctlを出力する。DC-DCコンバータ220は、その内部のスイッチング素子のオン/オフ状態がスイッチング制御信号Sctlによって制御されることによって、直流電圧VDCから所望の電圧を生成する。例えば、第1の電源電圧生成部200(1)内のDC-DCコンバータ220(1)は、タイミングコントローラロジック電源電圧VCC1を生成する。
[0058]
 ここで、図6を参照しつつ、この液晶表示装置で使用される複数の動作用電圧の走査期間における高低関係について説明する。ゲートオン電源電圧VGHの電圧値は20Vである。ソースドライバアナログ電源電圧VDDAの電圧値は9Vである。ソースドライバロジック電源電圧VCC2の電圧値は1.8Vである。タイミングコントローラロジック電源電圧VCC1の電圧値は1.2Vである。ゲートオフ電源電圧VGLの電圧値は-7Vである。これら複数の動作用電圧を電圧値の高いものから順に並べると「ゲートオン電源電圧VGH、ソースドライバアナログ電源電圧VDDA、ソースドライバロジック電源電圧VCC2、タイミングコントローラロジック電源電圧VCC1、ゲートオフ電源電圧VGL」となっている。
[0059]
 次に、DC-DCコンバータ220の構成について説明する。DC-DCコンバータ220の構成としては様々な構成が知られているが、ここでは、昇圧型の一構成例および降圧型の一構成例について説明する。但し、本発明はこれらの構成には限定されない。
[0060]
 図7は、昇圧型のDC-DCコンバータ220の一構成例を示す回路図である。図7に示すDC-DCコンバータ220は、コイル221とスイッチング素子222とダイオード223とコンデンサ224とによって構成されている。コイル221については、一端には直流電圧VDCが与えられ、他端は節点51に接続されている。スイッチング素子222は節点51と節点53との間に設けられ、スイッチング素子222の制御端子にはスイッチング制御信号Sctlが与えられる。ダイオード223については、アノードは節点51に接続され、カソードは節点52に接続されている。コンデンサ224は節点52と節点54との間に設けられている。
[0061]
 以上のような構成において、スイッチング素子222がオン状態になると、節点51と節点53との間に電流が流れ、コイル221にエネルギーが蓄積される。このとき、ダイオード223はオフ状態である。スイッチング素子222がオフ状態になると、逆起電力が生じて、節点51の電圧が直流電圧VDCよりも高くなる。これにより、ダイオード223はオン状態となり、直流電圧VDCよりも高い出力電圧VOUTがDC-DCコンバータ220から出力される。
[0062]
 図8は、降圧型のDC-DCコンバータ220の一構成例を示す回路図である。図8に示すDC-DCコンバータ220は、スイッチング素子226とダイオード227とコイル228とコンデンサ229とによって構成されている。スイッチング素子226は直流電圧VDC用の入力端子と節点56との間に設けられ、スイッチング素子226の制御端子にはスイッチング制御信号Sctlが与えられる。ダイオード227については、アノードは節点58に接続され、カソードは節点56に接続されている。コイル221は、節点56と節点57との間に設けられている。コンデンサ229は節点57と節点59との間に設けられている。
[0063]
 以上のような構成において、スイッチング素子226がオン状態になると、入力側から出力側に電流が流れ、コイル228にエネルギーが蓄積される。このとき、ダイオード227はオフ状態である。スイッチング素子226がオフ状態になると、コイル228は直前の電流値を維持しようとするためダイオード227がオン状態となる。これにより、節点56の電圧は低下するため、直流電圧VDCよりも低い出力電圧VOUTがDC-DCコンバータ220から出力される。
[0064]
 以上のようなDC-DCコンバータ220内において、図9に示すように、スイッチング制御信号Sctlによってスイッチ(図7のスイッチング素子222、図8のスイッチング素子226)のオン/オフ状態が制御される。これにより、各DC-DCコンバータ220で所望の電圧が生成される。
[0065]
 図10は、本実施形態における電源回路20の構成を示すブロック図である。本実施形態における電源回路20には、第1~第5の電源電圧生成部200(1)~200(5)に加えて、切替回路230が設けられている。このような構成において、制御信号SMは、切替回路230と、第4の電源電圧生成部200(4)内の制御部210(4)とに与えられる。切替回路230は、制御信号SMに基づいて、第4電圧VP4として出力する電圧を、第4の電源電圧生成部200(4)で生成されるゲートオン電源電圧VGHと第3の電源電圧生成部200(3)で生成されるソースドライバアナログ電源電圧VDDAとの間で切り替える。
[0066]
 図11は、電源回路20内の切替回路230の一構成例を示す回路図である。この切替回路230は、インバータ231と、N型TFT232とP型TFT233とからなる第1のCMOSスイッチSW1と、N型TFT234とP型TFT235とからなる第2のCMOSスイッチSW2とによって構成されている。インバータ231については、入力端子には制御信号SMが与えられ、出力端子はN型TFT232のゲート電極およびP型TFT235のゲート電極に接続されている。第1のCMOSスイッチSW1の入力端子にはソースドライバアナログ電源電圧VDDAが与えられ、第2のCMOSスイッチSW2の入力端子にはゲートオン電源電圧VGHが与えられている。
[0067]
 以上のような構成において、制御信号SMがハイレベルである時には、第1のCMOSスイッチSW1はオフ状態かつ第2のCMOSスイッチSW2はオン状態となる。従って、この切替回路230からはゲートオン電源電圧VGHが第4電圧VP4として出力される。一方、制御信号SMがローレベルである時には、第1のCMOSスイッチSW1はオン状態かつ第2のCMOSスイッチSW2はオフ状態となる。従って、この切替回路230からはソースドライバアナログ電源電圧VDDAが第4電圧VP4として出力される。
[0068]
<1.4 電圧制御方法>
 次に、図12を参照しつつ、本実施形態における電圧制御方法について説明する。走査期間には、ハイレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、走査期間には、電源回路20から表示駆動部30に次のように動作用電圧が供給される。第1電圧VP1として1.2Vのタイミングコントローラロジック電源電圧VCC1が供給され、第2電圧VP2として1.8Vのソースドライバロジック電源電圧VCC2が供給され、第3電圧VP3として9Vのソースドライバアナログ電源電圧VDDAが供給され、第4電圧VP4として20Vのゲートオン電源電圧VGHが供給され、第5電圧VP5として-7Vのゲートオフ電源電圧VGLが供給される。
[0069]
 休止期間には、ローレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、休止期間には、電源回路20から表示駆動部30に次のように動作用電圧が供給される。第1電圧VP1として1.2Vのタイミングコントローラロジック電源電圧VCC1が供給され、第2電圧VP2として1.8Vのソースドライバロジック電源電圧VCC2が供給され、第3電圧VP3として9Vのソースドライバアナログ電源電圧VDDAが供給され、第4電圧VP4として9Vのソースドライバアナログ電源電圧VDDAが供給され、第5電圧VP5として-7Vのゲートオフ電源電圧VGLが供給される。
[0070]
 以上のように、本実施形態においては、走査期間には、第4電圧VP4として20Vのゲートオン電源電圧VGHが電源回路20からゲートドライバ320に供給されるのに対し、休止期間には、第4電圧VP4として9Vのソースドライバアナログ電源電圧VDDAが電源回路20からゲートドライバ320に供給される。換言すれば、休止期間には20Vのゲートオン電源電圧VGHの代わりに9Vのソースドライバアナログ電源電圧VDDAがゲートドライバ320に供給される。なお、休止期間には第4の電源電圧生成部200(4)でのゲートオン電源電圧VGHの生成が停止するのが好ましい。
[0071]
<1.5 効果>
 休止駆動を採用する従来の液晶表示装置においては、走査期間と休止期間とで同じ電圧(動作用電圧)が電源回路20から表示駆動部30に供給されていた(図13を参照)。これに対して、本実施形態によれば、電源回路20から表示駆動部30のうちのゲートドライバ320に供給される第4電圧VP4が、図12に示すように、走査期間と休止期間とで異なっている。換言すれば、上述したように、休止期間には20Vのゲートオン電源電圧VGHの代わりに9Vのソースドライバアナログ電源電圧VDDAがゲートドライバ320に供給される。これにより、消費電力が低減される。ところで、液晶表示装置において、電源がオフされたにもかかわらず、直ちに表示がクリアされず、残像のような画像が残ることがある。この理由は、装置の電源がオフされると画素容量47に保持された電荷の放電経路が遮断され、画素形成部4内に残留電荷が蓄積されるからである。また、画素形成部4内に残留電荷が蓄積された状態で装置の電源がオンされると、その残留電荷に基づく不純物の偏りに起因するフリッカの発生など表示品位の低下が生じる。そこで、電源オフの際に、全てのゲートバスラインGLを選択状態にしてソースバスラインSLに黒色表示に相当する電圧を印加することによって、残留電荷を除去することがなされている。これに関し、ゲートバスラインGLに印加される電圧がソースドライバアナログ電源電圧VDDAであっても、画素形成部4内のTFT41のゲート-ソース間の電圧が充分な大きさになるので、電源オフの際に残留電荷を除去することができる。以上より、本実施形態によれば、休止駆動を採用している表示装置において、従来よりも更に消費電力を低減することが可能となる。
[0072]
 また、本実施形態においては、画素形成部4内のTFT41には、酸化物TFT(酸化物半導体層を有する薄膜トランジスタ)が採用されている。このため、画素容量47に書き込まれた電圧が長時間にわたり保持される。従って、表示品位を低下させることなく、リフレッシュ(画面の更新)の頻度を少なくすることが可能となる。静止画表示の際のリフレッシュ頻度を少なくすることによって、表示上の問題を生ずることなく消費電力を大幅に低減することができる。特に、酸化インジウムガリウム亜鉛を含む酸化物半導体層を有するTFTを採用することにより、消費電力低減の効果が確実に得られる。
[0073]
<2.第2の実施形態>
<2.1 構成>
 本発明の第2の実施形態について説明する。なお、上記第1の実施形態と同様の点については説明を省略し、上記第1の実施形態と異なる点について説明する。図14は、本実施形態における電源回路20の構成を示すブロック図である。本実施形態における電源回路20には、上記第1の実施形態とは異なり、切替回路は設けられていない。制御信号SMについては、第1の電源電圧生成部200(1)内の制御部210(1)に与えられる。制御部210(1)は、制御信号SMに基づいて、スイッチング制御信号Sctl(1)のオンデューティを制御する。具体的には、制御信号SMがハイレベルである時には、DC-DCコンバータ220(1)から出力されるタイミングコントローラロジック電源電圧VCC1の電圧値が1.2Vとなるように、スイッチング制御信号Sctl(1)のオンデューティが調整される。一方、制御信号SMがローレベルである時には、DC-DCコンバータ220(1)から出力されるタイミングコントローラロジック電源電圧VCC1の電圧値が1.0Vとなるように、スイッチング制御信号Sctl(1)のオンデューティが調整される。例えば、図15に示すように、スイッチング制御信号Sctl(1)のオンデューティが休止期間には走査期間よりも小さくされる。
[0074]
<2.2 電圧制御方法>
 次に、図16を参照しつつ、本実施形態における電圧制御方法について説明する。走査期間には、ハイレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、走査期間には、上記第1の実施形態と同様に、電源回路20から表示駆動部30への動作用電圧の供給が行われる。休止期間には、ローレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、休止期間には、電源回路20から表示駆動部30に次のように動作用電圧が供給される。第1電圧VP1として1.0Vのタイミングコントローラロジック電源電圧VCC1が供給され、第2電圧VP2として1.8Vのソースドライバロジック電源電圧VCC2が供給され、第3電圧VP3として9Vのソースドライバアナログ電源電圧VDDAが供給され、第4電圧VP4として20Vのゲートオン電源電圧VGHが供給され、第5電圧VP5として-7Vのゲートオフ電源電圧VGLが供給される。
[0075]
 以上のように、本実施形態においては、走査期間には、第1電圧VP1として1.2Vのタイミングコントローラロジック電源電圧VCC1が電源回路20からタイミングコントローラ310に供給されるのに対し、休止期間には、第1電圧VP1として1.0Vのタイミングコントローラロジック電源電圧VCC1が電源回路20からタイミングコントローラ310に供給される。換言すれば、電源回路20からタイミングコントローラ310に供給されるタイミングコントローラロジック電源電圧VCC1の電圧値が、休止期間には走査期間よりも小さくされる。なお、タイミングコントローラロジック電源電圧VCC1の電圧値の低下は、休止期間中のタイミングコントローラ310の動作に影響を及ぼさない範囲で行われるものとする。
[0076]
<2.3 効果>
 本実施形態によれば、図16に示したように、電源回路20からタイミングコントローラ310に供給されるタイミングコントローラロジック電源電圧VCC1の電圧値が、休止期間には走査期間よりも小さくされる。これにより、上記第1の実施形態と同様、休止駆動を採用している表示装置において、従来よりも更に消費電力を低減することが可能となる。
[0077]
<3.第3の実施形態>
<3.1 構成>
 本発明の第3の実施形態について説明する。なお、上記第1の実施形態と同様の点については説明を省略し、上記第1の実施形態と異なる点について説明する。図17は、本実施形態における電源回路20の構成を示すブロック図である。本実施形態における電源回路20には、上記第1の実施形態とは異なり、切替回路は設けられていない。制御信号SMについては、第2の電源電圧生成部200(2)内の制御部210(2)に与えられる。制御部210(2)は、制御信号SMに基づいて、スイッチング制御信号Sctl(2)のオンデューティを制御する。具体的には、制御信号SMがハイレベルである時には、DC-DCコンバータ220(2)から出力されるソースドライバロジック電源電圧VCC2の電圧値が1.8Vとなるように、スイッチング制御信号Sctl(2)のオンデューティが調整される。一方、制御信号SMがローレベルである時には、DC-DCコンバータ220(2)から出力されるソースドライバロジック電源電圧VCC2の電圧値が1.6Vとなるように、スイッチング制御信号Sctl(2)のオンデューティが調整される。例えば、上記第2の実施形態と同様に、スイッチング制御信号Sctl(2)のオンデューティが休止期間には走査期間よりも小さくされる。
[0078]
<3.2 電圧制御方法>
 次に、図18を参照しつつ、本実施形態における電圧制御方法について説明する。走査期間には、ハイレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、走査期間には、上記第1の実施形態と同様に、電源回路20から表示駆動部30への動作用電圧の供給が行われる。休止期間には、ローレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、休止期間には、電源回路20から表示駆動部30に次のように動作用電圧が供給される。第1電圧VP1として1.2Vのタイミングコントローラロジック電源電圧VCC1が供給され、第2電圧VP2として1.6Vのソースドライバロジック電源電圧VCC2が供給され、第3電圧VP3として9Vのソースドライバアナログ電源電圧VDDAが供給され、第4電圧VP4として20Vのゲートオン電源電圧VGHが供給され、第5電圧VP5として-7Vのゲートオフ電源電圧VGLが供給される。
[0079]
 以上のように、本実施形態においては、走査期間には、第2電圧VP2として1.8Vのソースドライバロジック電源電圧VCC2が電源回路20からソースドライバ330に供給されるのに対し、休止期間には、第2電圧VP2として1.6Vのソースドライバロジック電源電圧VCC2が電源回路20からソースドライバ330に供給される。換言すれば、電源回路20からソースドライバ330に供給されるソースドライバロジック電源電圧VCC2の電圧値が、休止期間には走査期間よりも小さくされる。なお、ソースドライバロジック電源電圧VCC2の電圧値の低下は、休止期間中のソースドライバ330の動作に影響を及ぼさない範囲で行われるものとする。
[0080]
<3.3 効果>
 本実施形態によれば、図18に示したように、電源回路20からソースドライバ330に供給されるソースドライバロジック電源電圧VCC2の電圧値が、休止期間には走査期間よりも小さくされる。これにより、上記第1の実施形態と同様、休止駆動を採用している表示装置において、従来よりも更に消費電力を低減することが可能となる。
[0081]
<4.第4の実施形態>
<4.1 構成>
 本発明の第4の実施形態について説明する。なお、上記第1の実施形態と同様の点については説明を省略し、上記第1の実施形態と異なる点について説明する。図19は、本実施形態における電源回路20の構成を示すブロック図である。本実施形態における電源回路20には、上記第1の実施形態とは異なり、切替回路は設けられていない。制御信号SMについては、第1の電源電圧生成部200(1)内の制御部210(1)と第2の電源電圧生成部200(2)内の制御部210(2)とに与えられる。制御部210(1)は、制御信号SMに基づいて、上記第2の実施形態と同様にスイッチング制御信号Sctl(1)のオンデューティを制御する。制御部210(2)は、制御信号SMに基づいて、上記第3の実施形態と同様にスイッチング制御信号Sctl(2)のオンデューティを制御する。
[0082]
<4.2 電圧制御方法>
 次に、図20を参照しつつ、本実施形態における電圧制御方法について説明する。走査期間には、ハイレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、走査期間には、上記第1の実施形態と同様に、電源回路20から表示駆動部30への動作用電圧の供給が行われる。休止期間には、ローレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、休止期間には、電源回路20から表示駆動部30に次のように動作用電圧が供給される。第1電圧VP1として1.0Vのタイミングコントローラロジック電源電圧VCC1が供給され、第2電圧VP2として1.6Vのソースドライバロジック電源電圧VCC2が供給され、第3電圧VP3として9Vのソースドライバアナログ電源電圧VDDAが供給され、第4電圧VP4として20Vのゲートオン電源電圧VGHが供給され、第5電圧VP5として-7Vのゲートオフ電源電圧VGLが供給される。
[0083]
 以上のように、本実施形態においては、上記第2の実施形態と同様、電源回路20からタイミングコントローラ310に供給されるタイミングコントローラロジック電源電圧VCC1の電圧値が、休止期間には走査期間よりも小さくされる。なお、タイミングコントローラロジック電源電圧VCC1の電圧値の低下は、休止期間中のタイミングコントローラ310の動作に影響を及ぼさない範囲で行われるものとする。また、本実施形態においては、上記第3の実施形態と同様、電源回路20からソースドライバ330に供給されるソースドライバロジック電源電圧VCC2の電圧値が、休止期間には走査期間よりも小さくされる。なお、ソースドライバロジック電源電圧VCC2の電圧値の低下は、休止期間中のソースドライバ330の動作に影響を及ぼさない範囲で行われるものとする。
[0084]
<4.3 効果>
 本実施形態によれば、電源回路20からタイミングコントローラ310に供給されるタイミングコントローラロジック電源電圧VCC1の電圧値が、休止期間には走査期間よりも小さくされる。また、電源回路20からソースドライバ330に供給されるソースドライバロジック電源電圧VCC2の電圧値が、休止期間には走査期間よりも小さくされる。以上より、上記第1の実施形態と同様、休止駆動を採用している表示装置において、従来よりも更に消費電力を低減することが可能となる。
[0085]
<5.第5の実施形態>
<5.1 構成>
 本発明の第5の実施形態について説明する。なお、上記第1の実施形態と同様の点については説明を省略し、上記第1の実施形態と異なる点について説明する。図21は、本実施形態における電源回路20の構成を示すブロック図である。本実施形態における電源回路20には、上記第1の実施形態と同様の構成を有する切替回路230が設けられている。制御信号SMは、切替回路230と、第4の電源電圧生成部200(4)内の制御部210(4)と、第1の電源電圧生成部200(1)内の制御部210(1)とに与えられる。
[0086]
<5.2 電圧制御方法>
 次に、図22を参照しつつ、本実施形態における電圧制御方法について説明する。走査期間には、ハイレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、走査期間には、上記第1の実施形態と同様に、電源回路20から表示駆動部30への動作用電圧の供給が行われる。休止期間には、ローレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、休止期間には、電源回路20から表示駆動部30に次のように動作用電圧が供給される。第1電圧VP1として1.0Vのタイミングコントローラロジック電源電圧VCC1が供給され、第2電圧VP2として1.8Vのソースドライバロジック電源電圧VCC2が供給され、第3電圧VP3として9Vのソースドライバアナログ電源電圧VDDAが供給され、第4電圧VP4として9Vのソースドライバアナログ電源電圧VDDAが供給され、第5電圧VP5として-7Vのゲートオフ電源電圧VGLが供給される。
[0087]
 以上のように、本実施形態においては、上記第1の実施形態と同様、休止期間には20Vのゲートオン電源電圧VGHの代わりに9Vのソースドライバアナログ電源電圧VDDAがゲートドライバ320に供給される。また、本実施形態においては、上記第2の実施形態と同様、電源回路20からタイミングコントローラ310に供給されるタイミングコントローラロジック電源電圧VCC1の電圧値が、休止期間には走査期間よりも小さくされる。なお、タイミングコントローラロジック電源電圧VCC1の電圧値の低下は、休止期間中のタイミングコントローラ310の動作に影響を及ぼさない範囲で行われるものとする。
[0088]
<5.3 効果>
 本実施形態によれば、休止期間には20Vのゲートオン電源電圧VGHの代わりに9Vのソースドライバアナログ電源電圧VDDAがゲートドライバ320に供給される。また、電源回路20からタイミングコントローラ310に供給されるタイミングコントローラロジック電源電圧VCC1の電圧値が、休止期間には走査期間よりも小さくされる。以上より、上記第1の実施形態と同様、休止駆動を採用している表示装置において、従来よりも更に消費電力を低減することが可能となる。
[0089]
<6.第6の実施形態>
<6.1 構成>
 本発明の第6の実施形態について説明する。なお、上記第1の実施形態と同様の点については説明を省略し、上記第1の実施形態と異なる点について説明する。図23は、本実施形態における電源回路20の構成を示すブロック図である。本実施形態における電源回路20には、上記第1の実施形態と同様の構成を有する切替回路230が設けられている。制御信号SMは、切替回路230と、第4の電源電圧生成部200(4)内の制御部210(4)と、第2の電源電圧生成部200(2)内の制御部210(2)とに与えられる。
[0090]
<6.2 電圧制御方法>
 次に、図24を参照しつつ、本実施形態における電圧制御方法について説明する。走査期間には、ハイレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、走査期間には、上記第1の実施形態と同様に、電源回路20から表示駆動部30への動作用電圧の供給が行われる。休止期間には、ローレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、休止期間には、電源回路20から表示駆動部30に次のように動作用電圧が供給される。第1電圧VP1として1.2Vのタイミングコントローラロジック電源電圧VCC1が供給され、第2電圧VP2として1.6Vのソースドライバロジック電源電圧VCC2が供給され、第3電圧VP3として9Vのソースドライバアナログ電源電圧VDDAが供給され、第4電圧VP4として9Vのソースドライバアナログ電源電圧VDDAが供給され、第5電圧VP5として-7Vのゲートオフ電源電圧VGLが供給される。
[0091]
 以上のように、本実施形態においては、上記第1の実施形態と同様、休止期間には20Vのゲートオン電源電圧VGHの代わりに9Vのソースドライバアナログ電源電圧VDDAがゲートドライバ320に供給される。また、本実施形態においては、上記第3の実施形態と同様、電源回路20からソースドライバ330に供給されるソースドライバロジック電源電圧VCC2の電圧値が、休止期間には走査期間よりも小さくされる。なお、ソースドライバロジック電源電圧VCC2の電圧値の低下は、休止期間中のソースドライバ330の動作に影響を及ぼさない範囲で行われるものとする。
[0092]
<6.3 効果>
 本実施形態によれば、休止期間には20Vのゲートオン電源電圧VGHの代わりに9Vのソースドライバアナログ電源電圧VDDAがゲートドライバ320に供給される。また、電源回路20からソースドライバ330に供給されるソースドライバロジック電源電圧VCC2の電圧値が、休止期間には走査期間よりも小さくされる。以上より、上記第1の実施形態と同様、休止駆動を採用している表示装置において、従来よりも更に消費電力を低減することが可能となる。
[0093]
<7.第7の実施形態>
<7.1 構成>
 本発明の第7の実施形態について説明する。なお、上記第1の実施形態と同様の点については説明を省略し、上記第1の実施形態と異なる点について説明する。図25は、本実施形態における電源回路20の構成を示すブロック図である。本実施形態における電源回路20には、上記第1の実施形態と同様の構成を有する切替回路230が設けられている。制御信号SMは、切替回路230と、第4の電源電圧生成部200(4)内の制御部210(4)と、第1の電源電圧生成部200(1)内の制御部210(1)と、第2の電源電圧生成部200(2)内の制御部210(2)とに与えられる。
[0094]
<7.2 電圧制御方法>
 次に、図26を参照しつつ、本実施形態における電圧制御方法について説明する。走査期間には、ハイレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、走査期間には、上記第1の実施形態と同様に、電源回路20から表示駆動部30への動作用電圧の供給が行われる。休止期間には、ローレベルの制御信号SMがタイミングコントローラ310から電源回路20に与えられる。これにより、休止期間には、電源回路20から表示駆動部30に次のように動作用電圧が供給される。第1電圧VP1として1.0Vのタイミングコントローラロジック電源電圧VCC1が供給され、第2電圧VP2として1.6Vのソースドライバロジック電源電圧VCC2が供給され、第3電圧VP3として9Vのソースドライバアナログ電源電圧VDDAが供給され、第4電圧VP4として9Vのソースドライバアナログ電源電圧VDDAが供給され、第5電圧VP5として-7Vのゲートオフ電源電圧VGLが供給される。
[0095]
 以上のように、本実施形態においては、上記第1の実施形態と同様、休止期間には20Vのゲートオン電源電圧VGHの代わりに9Vのソースドライバアナログ電源電圧VDDAがゲートドライバ320に供給される。また、本実施形態においては、上記第2の実施形態と同様、電源回路20からタイミングコントローラ310に供給されるタイミングコントローラロジック電源電圧VCC1の電圧値が、休止期間には走査期間よりも小さくされる。なお、タイミングコントローラロジック電源電圧VCC1の電圧値の低下は、休止期間中のタイミングコントローラ310の動作に影響を及ぼさない範囲で行われるものとする。さらに、本実施形態においては、上記第3の実施形態と同様、電源回路20からソースドライバ330に供給されるソースドライバロジック電源電圧VCC2の電圧値が、休止期間には走査期間よりも小さくされる。なお、ソースドライバロジック電源電圧VCC2の電圧値の低下は、休止期間中のソースドライバ330の動作に影響を及ぼさない範囲で行われるものとする。
[0096]
<7.3 効果>
 本実施形態によれば、休止期間には20Vのゲートオン電源電圧VGHの代わりに9Vのソースドライバアナログ電源電圧VDDAがゲートドライバ320に供給される。また、電源回路20からタイミングコントローラ310に供給されるタイミングコントローラロジック電源電圧VCC1の電圧値が、休止期間には走査期間よりも小さくされる。さらに、電源回路20からソースドライバ330に供給されるソースドライバロジック電源電圧VCC2の電圧値が、休止期間には走査期間よりも小さくされる。以上より、上記第1の実施形態と同様、休止駆動を採用している表示装置において、従来よりも更に消費電力を低減することが可能となる。
[0097]
<8.その他>
 本発明は上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。また、上記で説明した各動作用電圧の電圧値は一例であって、具体的な電圧値は特に限定されない。
[0098]
 本願は、2015年12月2日に出願された「表示装置およびその駆動方法」という名称の日本出願2015-235320号に基づく優先権を主張する出願であり、この日本出願の内容は、引用することによって本願の中に含まれる。

符号の説明

[0099]
 4…画素形成部
 20…電源回路
 30…表示駆動部
 40…液晶パネル
 200(1)~200(5)…第1~第5の電源電圧生成部
 210(1)~210(5)…制御部
 220(1)~220(5)…DC-DCコンバータ
 230…切替回路
 310…タイミングコントローラ
 320…ゲートドライバ(走査信号線駆動回路)
 330…ソースドライバ(映像信号線駆動回路)
 400…表示部
 VCC1…タイミングコントローラロジック電源電圧
 VCC2…ソースドライバロジック電源電圧
 VDDA…ソースドライバアナログ電源電圧
 VGH…ゲートオン電源電圧
 VGL…ゲートオフ電源電圧

請求の範囲

[請求項1]
 映像信号線および走査信号線を含む表示部を有し、前記走査信号線の走査が行われる走査期間と前記走査信号線の走査が停止される休止期間とを繰り返す休止駆動を行う表示装置であって、
 前記表示部を駆動する表示駆動部と、
 前記表示駆動部に供給するための複数の動作用電圧を生成する電源回路と
を備え、
 前記表示駆動部は、現時点が走査期間または休止期間のいずれであるのかを示す制御信号を前記電源回路に与え、
 前記電源回路は、前記制御信号に基づいて、前記表示駆動部に供給する複数の動作用電圧のうちの少なくとも1つの電圧値を休止期間には走査期間よりも小さくすることを特徴とする、表示装置。
[請求項2]
 前記表示駆動部は、
  前記映像信号線を駆動する映像信号線駆動回路と、
  前記走査信号線を駆動する走査信号線駆動回路と、
  前記映像信号線駆動回路および前記走査信号線駆動回路の動作を制御するタイミング制御回路と
を含み、
 前記制御信号は、前記タイミング制御回路から前記電源回路に与えられることを特徴とする、請求項1に記載の表示装置。
[請求項3]
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記映像信号線駆動回路に供給するためのアナログ電源電圧と、前記走査信号線を選択状態にするための電圧であって前記走査信号線駆動回路に供給するための走査信号線選択用電源電圧とを生成し、
  休止期間には、前記走査信号線選択用電源電圧に代えて前記アナログ電源電圧を前記走査信号線駆動回路に供給することを特徴とする、請求項2に記載の表示装置。
[請求項4]
 前記電源回路は、
  前記複数の動作用電圧の1つとして、少なくとも、前記タイミング制御回路に供給するための第1のロジック電源電圧を生成し、
  休止期間には、前記第1のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする、請求項2に記載の表示装置。
[請求項5]
 前記電源回路は、
  前記複数の動作用電圧の1つとして、少なくとも、前記映像信号線駆動回路に供給するための第2のロジック電源電圧を生成し、
  休止期間には、前記第2のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする、請求項2に記載の表示装置。
[請求項6]
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記タイミング制御回路に供給するための第1のロジック電源電圧と、前記映像信号線駆動回路に供給するための第2のロジック電源電圧とを生成し、
  休止期間には、前記第1のロジック電源電圧の電圧値および前記第2のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする、請求項2に記載の表示装置。
[請求項7]
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記映像信号線駆動回路に供給するためのアナログ電源電圧と、前記走査信号線を選択状態にするための電圧であって前記走査信号線駆動回路に供給するための走査信号線選択用電源電圧と、前記タイミング制御回路に供給するための第1のロジック電源電圧とを生成し、
  休止期間には、前記走査信号線選択用電源電圧に代えて前記アナログ電源電圧を前記走査信号線駆動回路に供給するとともに前記第1のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする、請求項2に記載の表示装置。
[請求項8]
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記映像信号線駆動回路に供給するためのアナログ電源電圧と、前記走査信号線を選択状態にするための電圧であって前記走査信号線駆動回路に供給するための走査信号線選択用電源電圧と、前記映像信号線駆動回路に供給するための第2のロジック電源電圧とを生成し、
  休止期間には、前記走査信号線選択用電源電圧に代えて前記アナログ電源電圧を前記走査信号線駆動回路に供給するとともに前記第2のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする、請求項2に記載の表示装置。
[請求項9]
 前記電源回路は、
  前記複数の動作用電圧として、少なくとも、前記映像信号線駆動回路に供給するためのアナログ電源電圧と、前記走査信号線を選択状態にするための電圧であって前記走査信号線駆動回路に供給するための走査信号線選択用電源電圧と、前記タイミング制御回路に供給するための第1のロジック電源電圧と、前記映像信号線駆動回路に供給するための第2のロジック電源電圧とを生成し、
  休止期間には、前記走査信号線選択用電源電圧に代えて前記アナログ電源電圧を前記走査信号線駆動回路に供給するとともに前記第1のロジック電源電圧の電圧値および前記第2のロジック電源電圧の電圧値を走査期間よりも小さくすることを特徴とする、請求項2に記載の表示装置。
[請求項10]
 前記表示部は、
  画素電極と、
  前記走査信号線に制御端子が接続され、前記映像信号線に第1の導通端子が接続され、前記画素電極に第2の導通端子が接続された、酸化物半導体層を有する薄膜トランジスタと
を含むことを特徴とする、請求項1に記載の表示装置。
[請求項11]
 前記酸化物半導体層は、酸化インジウムガリウム亜鉛を含むことを特徴とする、請求項10に記載の表示装置。
[請求項12]
 休止期間の長さが走査期間の長さよりも長いことを特徴とする、請求項1に記載の表示装置。
[請求項13]
 映像信号線および走査信号線を含む表示部と前記表示部を駆動する表示駆動部とを有し前記走査信号線の走査が行われる走査期間と前記走査信号線の走査が停止される休止期間とを繰り返す休止駆動を行う表示装置の駆動方法であって、
 前記表示駆動部に供給するための複数の動作用電圧を生成する電源生成ステップと
 現時点が走査期間または休止期間のいずれであるのかを示す制御信号を出力する制御信号出力ステップと
を含み、
 前記電源生成ステップでは、前記制御信号出力ステップで出力される制御信号に基づき、前記表示駆動部に供給する複数の動作用電圧のうちの少なくとも1つの電圧値が休止期間には走査期間よりも小さくされることを特徴とする、駆動方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]