Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017094470) MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/094470 International Application No.: PCT/JP2016/083375
Publication Date: 08.06.2017 International Filing Date: 10.11.2016
IPC:
H05K 3/46 (2006.01) ,H05K 3/38 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
46
Manufacturing multi-layer circuits
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
38
Improvement of the adhesion between the insulating substrate and the metal
Applicants:
凸版印刷株式会社 TOPPAN PRINTING CO.,LTD. [JP/JP]; 東京都台東区台東一丁目5番1号 5-1, Taito 1-chome, Taito-ku, Tokyo 1100016, JP
Inventors:
松本 広 MATSUMOTO Hiroshi; JP
Agent:
廣瀬 一 HIROSE Hajime; JP
宮坂 徹 MIYASAKA Toru; JP
Priority Data:
2015-23324330.11.2015JP
Title (EN) MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING SAME
(FR) CARTE À CIRCUIT IMPRIMÉ MULTICOUCHE ET PROCÉDÉ POUR SA FABRICATION
(JA) 多層プリント配線基板及びその製造方法
Abstract:
(EN) Provided are: a multilayer printed wiring board which is capable of suppressing transmission delay of a high frequency signal in a wiring layer even if a semi-additive process is employed, and which is provided with a wiring layer having a line width as designed; and a method for manufacturing this multilayer printed wiring board. A printed wiring board (101) according to one embodiment of the present invention comprises: a core base that is obtained by sequentially laminating a first wiring layer (2) and a first insulating layer (3) on an insulating substrate (1) in this order; and a buildup layer that is obtained by sequentially laminating a second wiring layer (12) and a second insulating layer (15) on the core base in this order. A primer layer (4) is formed between the second wiring layer (12) and the first insulating layer (2), and at least a part of the lower surface of the second wiring layer (12) is in contact with the primer layer (4). A tin plating layer (13) and a silane coupling layer (14) are sequentially formed on the upper surface and the lateral surface of the second wiring layer (12) in this order.
(FR) L'invention concerne: un carte à circuit imprimé multicouche qui est capable de limiter le retard de transmission d'un signal à haute fréquence dans une couche de câblage même si un processus semi-additif est employé, et qui est munie d'une couche de câblage présentant une largeur de lignes conforme à la conception; et un procédé de fabrication de cette carte à circuit imprimé multicouche. Une carte (101) à circuit imprimé selon un mode de réalisation de la présente invention comporte: une base de cœur qui est obtenue en stratifiant successivement une première couche (2) de câblage et une première couche isolante (3) sur un substrat isolant (1) dans cet ordre; et une couche d'accumulation qui est obtenue en stratifiant successivement une deuxième couche (12) de câblage et une deuxième couche isolante (15) sur la base de cœur dans cet ordre. Une couche (4) d'apprêt est formée entre la deuxième couche (12) de câblage et la première couche isolante (3), et au moins une partie de la surface inférieure de la deuxième couche (12) de câblage est en contact avec la couche (4) d'apprêt. Une couche (13) de placage à l'étain et une couche (14) de couplage au silane sont formées successivement sur la surface supérieure et la surface latérale de la deuxième couche (12) de câblage dans cet ordre.
(JA) セミアディティブ工法を使用しても、配線層における高周波信号の伝送遅延を抑止することが可能であり、且つ線幅値が設計通りの配線層を備えた多層プリント配線基板及びその製造方法を提供する。本実施形態に係るプリント配線基板(101)は、絶縁基板(1)の上に第一配線層(2)と第一絶縁層(3)とをこの順に積層してなるコア基材と、そのコア基材の上に、第二配線層(12)と第二絶縁層(15)とをこの順に積層してなるビルドアップ層とを有し、第二配線層(12)と、第一絶縁層(2)との間にはプライマー層(4)が形成されており、第二配線層(12)の下面の少なくとも一部は、プライマー層(4)に接しており、第二配線層(12)の上面及び側面には、錫めっき層(13)とシランカップリング層(14)とがこの順に形成されている。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
CN108353510US20180279486EP3386282