Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017092407) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/092407 International Application No.: PCT/CN2016/095769
Publication Date: 08.06.2017 International Filing Date: 17.08.2016
IPC:
H01L 21/265 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18
the devices having semiconductor bodies comprising elements of the fourth group of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
26
Bombardment with wave or particle radiation
263
with high-energy radiation
265
producing ion implantation
Applicants:
无锡华润上华科技有限公司 CSMC TECHNOLOGIES FAB2 CO., LTD. [CN/CN]; 中国江苏省无锡市 新区新洲路8号 No.8 Xinzhou Road Wuxi New District, Jiangsu 214028, CN
Inventors:
李健 LI, Jian; CN
Agent:
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市 天河区花城大道85号3901房 Room 3901, No.85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623, CN
Priority Data:
201510881473.103.12.2015CN
Title (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(ZH) 半导体器件的制造方法
Abstract:
(EN) A method for manufacturing a semiconductor device, comprising: providing a semiconductor substrate, wherein the semiconductor substrate comprises a first device region and a second device region, and a gate structure is formed on the first device region and the second device region of the semiconductor substrate; forming a protection layer through deposition to cover the semiconductor substrate and the gate structure; performing a first lightly doped drain process on the semiconductor substrate at two sides of the gate structure of the first device region, and performing a second lightly doped drain process on the semiconductor substrate at two sides of the gate structure of the second device region; and removing the protection layer.
(FR) L'invention concerne un procédé de fabrication d'un dispositif à semi-conducteur, comportant les étapes consistant à : mettre en œuvre un substrat à semi-conducteur, dans lequel le substrat à semi-conducteur comporte une première région de dispositif et une deuxième région de dispositif, et une structure de grille est formée sur la première région de dispositif et la deuxième région de dispositif du substrat à semi-conducteur ; former une couche de protection par dépôt pour recouvrir le substrat à semi-conducteur et la structure de grille ; réaliser un premier processus de drain légèrement dopé sur le substrat à semi-conducteur des deux côtés de la structure de grille de la première région de dispositif, et réaliser un deuxième processus de drain légèrement dopé sur le substrat à semi-conducteur des deux côtés de la structure de grille de la deuxième région de dispositif ; et éliminer la couche de protection.
(ZH) 一种半导体器件的制造方法,包括:提供半导体衬底,所述半导体衬底包括第一器件区和第二器件区,所述半导体衬底的第一器件区和所述第二器件区形成有栅极结构;通过沉积形成覆盖所述半导体衬底以及所述栅极结构的保护层;对所述第一器件区的栅极结构两侧的半导体衬底进行第一轻掺杂漏工艺,对所述第二器件区的栅极结构两侧的半导体衬底进行第二轻掺杂漏工艺;及,去除所述保护层。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)