Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017092239) FLASH MEMORY ERROR CORRECTION METHOD AND DEVICE THEREOF
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/092239 International Application No.: PCT/CN2016/081723
Publication Date: 08.06.2017 International Filing Date: 11.05.2016
IPC:
G11C 29/42 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
29
Checking stores for correct operation; Testing stores during standby or offline operation
04
Detection or location of defective memory elements
08
Functional testing, e.g. testing during refresh, power-on self testing (POST) or distributed testing
12
Built-in arrangements for testing, e.g. built-in self testing (BIST)
38
Response verification devices
42
using error correcting codes (ECC) or parity check
Applicants:
华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田华为总部办公楼 Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventors:
曾雁星 ZENG, Yanxing; CN
沈建强 SHEN, Jianqiang; CN
王工艺 WANG, Gongyi; CN
Priority Data:
201510852721.X30.11.2015CN
Title (EN) FLASH MEMORY ERROR CORRECTION METHOD AND DEVICE THEREOF
(FR) PROCÉDÉ DE CORRECTION D'ERREUR DE MÉMOIRE FLASH ET DISPOSITIF ASSOCIÉ
(ZH) 一种闪存纠错方法和装置
Abstract:
(EN) A flash memory error correction method and a device thereof, the method comprising: following a failure of an error correction decoding performed on a flash memory page data which is read by using a nth read voltage threshold, reading the flash page to obtain data by using a (n+1)th read voltage threshold, wherein the (n+1)th read voltage threshold is different from the nth read voltage threshold (101); determining the data obtained from reading the flash memory page by using the (n+1)th read voltage threshold and a first data bit in the data obtained from reading the flash memory page by using an mth read voltage threshold, the first data bit being a data bit wherein, in the data obtained from reading the flash memory page by using the (n+1)th read voltage threshold and in the data obtained from reading the flash memory page by using the mth read voltage threshold, a same data bit corresponds to different data (102); lowering a credibility of the first data bit in the data obtained from reading the flash memory page by using the (n+1)th read voltage threshold (103); and performing an error correction decoding for the data obtained from reading the flash memory page by using the (n+1)th read voltage threshold according to the adjusted credibility of the first data bit (104). By means of a joint use of the data obtained from two reads on the same flash memory page and by means of reducing the credibility of data bits which correspond to different data, the present invention can effectively increase the success rate of error correction decoding, thus greatly improving the performance of an SSD storage system.
(FR) L'invention concerne un procédé de correction d'erreur de mémoire flash, ainsi qu'un dispositif associé. Le procédé consiste à : à la suite d'une défaillance d'un décodage de correction d'erreur réalisé sur des données d'une page de mémoire flash lues à l'aide d'un n-ième seuil de tension de lecture, lire la page flash afin d'obtenir des données à l'aide d'un (n+1)-ième seuil de tension de lecture, le (n+1)-ième seuil de tension de lecture étant différent du n-ième seuil de tension de lecture (101) ; déterminer les données obtenues à partir de la lecture de la page de mémoire flash à l'aide du (n+1)-ième seuil de tension de lecture et d'un premier bit de données dans les données obtenues à partir de la lecture de la page de mémoire flash à l'aide d'un m-ième seuil de tension de lecture, le premier bit de données étant un bit de données dans lequel, dans les données obtenues à partir de la lecture de la page de mémoire flash à l'aide du (n+1)-ième seuil de tension de lecture et dans les données obtenues à partir de la lecture de la page de mémoire flash à l'aide du m-ième seuil de tension de lecture, un même bit de données correspond à des données différentes (102) ; abaisser une crédibilité du premier bit de données dans les données obtenues à partir de la lecture de la page de mémoire flash à l'aide du (n+1)-ième seuil de tension de lecture (103) ; et réaliser un décodage de correction d'erreur pour les données obtenues à partir de la lecture de la page de mémoire flash à l'aide du (n+1)-ième seuil de tension de lecture en fonction de la crédibilité ajustée du premier bit de données (104). Grâce à une utilisation conjointe des données obtenues à partir de deux lectures sur la même page de mémoire flash et grâce à la réduction de la crédibilité de bits de données qui correspondent à différentes données, la présente invention peut efficacement augmenter le taux de réussite du décodage de correction d'erreur, améliorant ainsi considérablement les performances d'un système de stockage SSD.
(ZH) 一种闪存纠错方法和装置,该方法包括:在对采用第n读电压阈值读取的闪存页数据进行纠错译码失败后,采用第n+1读电压阈值读取闪存页得数据,第n+1读电压阈值与第n读电压阈值不同(101);确定采用第n+1读电压阈值读取闪存页得到的数据和采用第m读电压阈值读取闪存页得到的数据中的第一数据位,第一数据位为采用第n+1读电压阈值读取闪存页得到的数据中与采用第m读电压阈值读取闪存页得到的数据中相同数据位对应的数据不同的数据位(102);降低采用第n+1读电压阈值读取闪存页得到的数据中的第一数据位的可信度(103);根据调整后的第一数据位的可信度,对采用第n+1读电压阈值读取闪存页得到的数据进行纠错译码(104)。其中,联合使用两次读取的同一闪存页得到的数据,降低数据位不同的数据对应的数据位的可信度,从而有效提高了纠错译码的成功率,使得SSD存储系统的性能大幅提升。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)
Also published as:
EP3358569