Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017092172) MANUFACTURING METHOD FOR TFT SUBSTRATE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/092172 International Application No.: PCT/CN2016/072864
Publication Date: 08.06.2017 International Filing Date: 29.01.2016
IPC:
H01L 21/77 (2017.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
77
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Applicants:
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO.,LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 NO.9-2, Tangming Road, Guangming District Shenzhen, Guangdong 518132, CN
Inventors:
张晓星 ZHANG, Xiaoxing; CN
Agent:
深圳市德力知识产权代理事务所 COMIPS INTELLECTUAL PROPERTY OFFICE; 中国广东省深圳市 福田区上步中路深勘大厦15E Room 15E, Shenkan Building, Shangbu Zhong Road, Futian District Shenzhen, Guangdong 518028, CN
Priority Data:
201510883687.203.12.2015CN
Title (EN) MANUFACTURING METHOD FOR TFT SUBSTRATE
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT TFT
(ZH) TFT基板的制作方法
Abstract:
(EN) A manufacturing method for a TFT substrate. When an amorphous silicon layer (3) undergoes ion implantation-induced crystallization, the need to completely remove an ion-induced layer (5) from the surface of a polysilicon layer (4) is obviated, only the ion-induced layer (5) of a channel area (41) is removed by means of a halftone mask process, the need for ion re-implantation for subsequent source/drain contact areas (50) also is obviated, thus saving a mask that would be required for a repeated ion implant. At the same time, a source/drain (6) can also be completely manufactured under the halftone mask; thus saving a mask that would be required for manufacturing the source/drain electrodes, also, because the source/drain electrodes are manufactured first, obviated is an operation for manufacturing an inter-layer insulating layer, thus saving the time required for manufacturing an inter-layer insulating layer. The manufacturing method of the TFT substrate uses the halftone mask process, reduces from nine masks being required in the prior art to six masks, thus effectively simplifying the manufacturing process, increasing production efficiency, and saving production costs.
(FR) L'invention concerne un procédé de fabrication d'un substrat de transistor à couches minces (TFT). Lorsqu'une couche de silicium amorphe (3) subit une cristallisation induite par implantation ionique, il n'est pas nécessaire de retirer complètement une couche induite par ions (5) de la surface d'une couche de polysilicium (4), uniquement la couche induite par ions (5) d'une zone de canal (41) est retirée au moyen d'un processus à masque tramé, et la nécessité d'une ré-implantation ionique pour des zones de contact de source/drain (50) subséquentes est également évitée, ce qui évite d'avoir recours à un masque qui aurait été requis pour une implantation ionique répétée. En même temps, une source/drain (6) peut également être complètement fabriquée sous le masque tramé, ce qui évite d'avoir recours à un masque qui aurait été requis pour fabriquer les électrodes de source/drain ; en outre, les électrodes de source/drain étant fabriquées en premier, une opération de fabrication d'une couche isolante intercouche est évitée, ce qui économise le temps nécessaire à la fabrication d'une couche isolante intercouche. Le procédé de fabrication du substrat TFT utilise le processus à masque tramé et permet de réduire les neuf masques qui étaient requis dans l'état de la technique à six masques, ce qui simplifie efficacement le processus de fabrication, augmente l'efficacité de production et réduit les coûts de production.
(ZH) 一种TFT基板的制作方法,在对非晶硅层(3)进行离子植入诱导结晶后,无需将得到的多晶硅层(4)表面的离子诱导层(5)完全去除,而是通过半色调光罩工艺,仅仅去除沟道区(41)的离子诱导层(5),且后续的源/漏极接触区(50)也不需要再进行离子植入,从而节省了再次进行离子植入所需的光罩;同时源/漏极(6)也在半色调光罩下完成制作,从而节省了制作源/漏极所需的光罩;并且因为先制作源/漏极,所以省去了层间绝缘层的制作,从而节省了制作层间绝缘层所需的光罩;TFT基板的制作方法通过使用半色调光罩工艺,将现有技术所需的九道光罩缩减至六道光罩,有效简化了制程,提高了生产效率,节省了生产成本。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)
Also published as:
US20180034006