Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017091710) MISMATCH CORRECTION IN DIFFERENTIAL AMPLIFIERS USING ANALOG FLOATING GATE TRANSISTORS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/091710 International Application No.: PCT/US2016/063563
Publication Date: 01.06.2017 International Filing Date: 23.11.2016
IPC:
H03F 3/45 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
F
AMPLIFIERS
3
Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
45
Differential amplifiers
Applicants:
TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O.BOX 655474, Mail Station 3999 Dallas, TX 75265-5474, US
TEXAS INSTRUMENTS JAPAN LIMITED [JP/JP]; 24-1, Nishi-Shinjuku 6-chome Shinjuku-ku Tokyo, 160-8366, JP (JP)
Inventors:
PATEL, Ujas, Natvarlal; US
MARSHALL, Andrew; US
STIEGLER, Harvery, J.; US
JARREAU, Keith, M.; US
Agent:
DAVIS, Michael, A.; US
LIU, Kenneth; US
Common
Representative:
TEXAS INSTRUMENTS INCORPORATED; P.O.BOX 655474, Mail Station 3999 Dallas, TX 75265-5474, US
Priority Data:
15/173,21703.06.2016US
62/258,89323.11.2015US
Title (EN) MISMATCH CORRECTION IN DIFFERENTIAL AMPLIFIERS USING ANALOG FLOATING GATE TRANSISTORS
(FR) CORRECTION DE DÉSACCORD DANS DES AMPLIFICATEURS DIFFÉRENTIELS UTILISANT DES TRANSISTORS À GRILLE FLOTTANTE ANALOGIQUE
Abstract:
(EN) Described examples include an analog differential amplifier (40) circuit, such as an operational transconductance amplifier (OTA), with input offset correction capability. First and second analog floating gate (AFG) devices (30A, 30B) each include a trim transistor (34) connected in parallel with a series transistor (M3, M5) in first and second input legs, respectively, of the amplifier (40). Floating gate electrodes in the AFG devices (30A, 30B) are differentially programmed to correct for error in the output signal (OUT) in response to zero input differential voltage at its inputs (V1, V2). Temperature stability is attained by programming the floating gate electrodes to gate voltages above the floating gate transistors. In one embodiment, the AFG devices (30A, 30B) each include a second trim transistor (36) sharing the same floating gate electrode. The sum of the currents conducted by the second trim transistors (36) is added, by way of a current mirror (42, 44), to the tail current applied to the first and second input legs.
(FR) Les exemples décrits comprennent un circuit d'amplification différentiel analogique (40), tel qu'un amplificateur opérationnel de transconductance (OTA), doté d'une capacité de correction de décalage d'entrée. Des premier et second dispositifs à grille flottante analogique (AFG) (30A, 30B) comprennent chacun un transistor d'ajustage (34) connecté en parallèle à un transistor série (M3, M5) dans des première et seconde branches d'entrée, respectivement, de l'amplificateur (40). Des électrodes de grille flottante dans les dispositifs AFG (30A, 30B) sont programmées différentiellement pour corriger une erreur du signal de sortie (OUT) en réponse à une tension différentielle d'entrée nulle à ses entrées (V1, V2). La stabilité de température est obtenue par la programmation des électrodes de grille flottante à des tensions de grille au-dessus des transistors à grille flottante. Selon un mode de réalisation, les dispositifs AFG (30A, 30B) comprennent chacun un second transistor d'ajustage (36) partageant la même électrode de grille flottante. La somme des courants dirigés par les seconds transistors d'ajustage (36) est ajoutée, au moyen d'un miroir de courant (42, 44), au courant de queue appliqué aux première et seconde branches d'entrée.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)