Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017091317) METHOD AND SYSTEM FOR DETERMINING CIRCUIT FAILURE RATE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/091317 International Application No.: PCT/US2016/058825
Publication Date: 01.06.2017 International Filing Date: 26.10.2016
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
ORACLE INTERNATIONAL CORPORATION [US/US]; 500 Oracle Parkway, Mail Stop 5op7 Redwood Shores, CA 94065, US
Inventors:
SARASWAT, Govind; US
AU, Wai, Chung William; US
STANLEY, Douglas; US
TRIVEDI, Anuj; US
Agent:
LORD, Robert, P.; US
BERGMAN, Jeffrey, S.; US
DOSSA, Aly, Z.; US
BURTON, Carlyn, Anne; US
LANGER, Jeffery, P.; US
Priority Data:
14/951,18124.11.2015US
Title (EN) METHOD AND SYSTEM FOR DETERMINING CIRCUIT FAILURE RATE
(FR) PROCÉDÉ ET SYSTÈME POUR DÉTERMINER LE TAUX DE DÉFAILLANCE DE CIRCUITS
Abstract:
(EN) A method involves determining failure in time rate for a circuit. The method may include obtaining circuit data regarding a circuit. The circuit may include a first wire segment and a second wire segment. The method may further include obtaining reliability data. The reliability data may describe a failure of the circuit over a pre-determined time period. The method may further include obtaining a thermal map. The method may further include determining a first failure rate for the first wire segment of the circuit. The first failure rate may be a probability that the first wire segment fails in a predetermined amount of time. The method may further include determining a second failure rate for the second wire segment of the circuit. The method may further include generating a model of the circuit. The model of the circuit may describe the first and the second failure rate of the circuit.
(FR) Un procédé implique de déterminer un taux de défaillance dans le temps pour un circuit. Le procédé peut comprendre l’obtention de données concernant un circuit. Le circuit peut comprendre un premier segment de fil et un second segment de fil. Le procédé peut en outre comprendre l’obtention de données de fiabilité. Les données de fiabilité peuvent décrire une défaillance du circuit pendant une période de temps prédéterminée. Le procédé peut en outre comprendre l’obtention d’une carte thermique. Le procédé peut en outre comprendre la détermination d’un premier taux de défaillance pour le premier segment de fil du circuit. Le premier taux de défaillance peut être une probabilité selon laquelle le premier segment de fil est défectueux dans un intervalle de temps prédéterminé. Le procédé peut en outre comprendre la détermination d’un second taux de défaillance pour le second segment de fil du circuit. Le procédé peut en outre comprendre la génération d’un modèle du circuit. Le modèle du circuit peut décrire le premier et le second taux de défaillance du circuit.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN108475293EP3380961