Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017090484) ETCHING METHOD
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/090484 International Application No.: PCT/JP2016/083812
Publication Date: 01.06.2017 International Filing Date: 15.11.2016
IPC:
H01L 21/3065 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18
the devices having semiconductor bodies comprising elements of the fourth group of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30
Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20-H01L21/26142
302
to change the physical characteristics of their surfaces, or to change their shape, e.g. etching, polishing, cutting
306
Chemical or electrical treatment, e.g. electrolytic etching
3065
Plasma etching; Reactive-ion etching
Applicants:
東京エレクトロン株式会社 TOKYO ELECTRON LIMITED [JP/JP]; 東京都港区赤坂五丁目3番1号 3-1, Akasaka 5-Chome, Minato-Ku, Tokyo 1076325, JP
Inventors:
▲高▼梨 優樹 TAKANASHI, Yuki; JP
Agent:
伊東 忠重 ITOH, Tadashige; JP
伊東 忠彦 ITOH, Tadahiko; JP
Priority Data:
2015-23058826.11.2015JP
Title (EN) ETCHING METHOD
(FR) PROCÉDÉ DE GRAVURE
(JA) エッチング方法
Abstract:
(EN) Provided is an etching method in which a silicon-containing layer of an object to be processed is etched in the pattern of a mask formed by etching both a second area containing a second polymer and an intermediate layer directly below the second area from a self-assembling block copolymer layer that comprises a first polymer and the second polymer layered via the intermediate layer on the silicon-containing layer. The etching method includes: a step in which an upper electrode and a lower electrode are arranged so as to face each other, a negative DC voltage is applied to the upper electrode and high frequency power is applied to the upper electrode or the lower electrode within a processing container of a plasma processing device in which the object to be processed is accommodated, processing gas including hydrogen gas and an inert gas is supplied into the processing container and plasma is generated, and a protective film is formed on the mask; and a step in which the silicon-containing layer is etched after the step in which the protective film is formed.
(FR) L'invention concerne un procédé de gravure dans lequel une couche contenant du silicium d'un objet à traiter est gravée dans le motif d'un masque formé par gravure d'une seconde zone contenant un second polymère et d'une couche intermédiaire directement au-dessous de la seconde zone à partir d'une couche de copolymère séquencé à auto-assemblage, qui comprend un premier polymère et le second polymère, stratifiée par l'intermédiaire de la couche intermédiaire sur la couche contenant du silicium. Le procédé de gravure comprend : une étape à laquelle une électrode supérieure et une électrode inférieure sont agencées de façon à se faire face, une tension continue négative est appliquée à l'électrode supérieure et un courant haute fréquence est appliqué à l'électrode supérieure ou à l'électrode inférieure dans une cuve de traitement d'un dispositif de traitement par plasma dans laquelle l'objet à traiter est placé, un gaz de traitement comprenant de l'hydrogène gazeux et un gaz inerte est introduit dans la cuve de traitement et un plasma est généré, et un film de protection est formé sur le masque ; et une étape à laquelle la couche contenant du silicium est gravée après l'étape à laquelle le film de protection est formé.
(JA) 被処理体のシリコン含有層の上に中間層を介して積層された第1のポリマーと第2のポリマーとを含む自己組成可能なブロック・コポリマー層から前記第2のポリマーを含む第2の領域及び該第2の領域の直下の前記中間層をエッチングして形成したマスクのパターンに前記シリコン含有層をエッチングする方法であって、上部電極と下部電極とが対向して配置され、前記被処理体を収容したプラズマ処理装置の処理容器の内部において、前記上部電極に負の直流電圧を印加し、前記上部電極又は下部電極に高周波電力を印加し、前記処理容器の内部に水素ガス及び不活性ガスを含む処理ガスを供給してプラズマを生成し、前記マスクの上に保護膜を形成する工程と、前記保護膜を形成する工程の後、前記シリコン含有層をエッチングする工程と、を含むエッチング方法が提供される。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
KR1020180096576