Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2017090181) CIRCUIT SUBSTRATE AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2017/090181 International Application No.: PCT/JP2015/083402
Publication Date: 01.06.2017 International Filing Date: 27.11.2015
IPC:
H05K 1/02 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1
Printed circuits
02
Details
Applicants:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
Inventors:
福盛 大雅 FUKUMORI, Taiga; JP
Agent:
服部 毅巖 HATTORI, Kiyoshi; JP
Priority Data:
Title (EN) CIRCUIT SUBSTRATE AND ELECTRONIC DEVICE
(FR) SUBSTRAT DE CIRCUIT ET DISPOSITIF ÉLECTRONIQUE
(JA) 回路基板及び電子装置
Abstract:
(EN) The present invention suppresses variations in the transmission rate of a signal transmitted through a signal line in a circuit substrate in which an insulating layer having a permittivity distribution is used. A circuit substrate (1A) comprises: an insulating layer (10b); a signal line (20) disposed on the insulating layer (10b) and extending in a direction (X); and a conductor layer (30b) disposed under the insulating layer (10b). The insulating layer (10b) has a periodic permittivity distribution in a direction (Y) perpendicular to the direction (X) in which the signal line (20) extends. The conductor layer (30b) has a slit (31b) in a position corresponding to the signal line (20). The slit (31b) expands an electric field between the signal line (20) and the conductor layer (30b), absorbs permittivity differences in the vicinity of the signal line (20) caused by a positional relationship between the signal line (20) and the permittivity distribution of the insulating layer (10b), and suppresses variations in the signal transmission rate caused by the position relationship.
(FR) La présente invention supprime des variations du débit de transmission d'un signal transmis par une ligne de signal dans un substrat de circuit dans lequel une couche isolante présentant une distribution de permittivité est utilisée. Le substrat de circuit (1A) comprend : une couche isolante (10b) ; une ligne de signal (20) disposée sur la couche isolante (10b) et s'étendant dans une direction (X) ; et une couche conductrice (30b) disposée sous la couche isolante (10b). La couche isolante (10b) présente une distribution de permittivité périodique dans une direction (Y) perpendiculaire à la direction (X) dans laquelle s'étend la ligne de signal (20). La couche conductrice (30b) comporte une fente (31b) dans une position correspondant à la ligne de signal (20). La fente (31b) amplifie un champ électrique entre la ligne de signal (20) et la couche conductrice (30b), absorbe des différences de permittivité à proximité de la ligne de signal (20) causées par une relation de position entre la ligne de signal (20) et la distribution de permittivité de la couche isolante (10b), et supprime des variations du débit de transmission de signal causées par la relation de position.
(JA)  誘電率分布を有する絶縁層を用いた回路基板内の信号線を伝送される信号の伝送速度のばらつきを抑える。 回路基板(1A)は、絶縁層(10b)と、絶縁層(10b)上に設けられ、方向(X)に延在された信号線(20)と、絶縁層(10b)下に設けられた導体層(30b)とを含む。絶縁層(10b)は、信号線(20)が延在される方向(X)と直交する方向(Y)に周期的な誘電率分布を有し、導体層(30b)は、信号線(20)と対応する位置にスリット(31b)を有する。スリット(31b)により、信号線(20)と導体層(30b)との間の電界を広げ、信号線(20)と絶縁層(10b)の誘電率分布との位置関係に起因した信号線(20)付近の誘電率の違いを緩和し、当該位置関係に起因した信号伝送速度のばらつきを抑える。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)