(EN) An imager tile including four-side buttable sub-imager pixel arrays with on-chip digitizing electronic readout circuit. Pixel groupings formed from among the plurality of imagers. Readout electronics including a buffer amplifier for each of the pixel groupings are connected to respective outputs of buttable imagers. Shared analog front ends connect to respective buffer amplifiers of pixel groupings. An analog-to-digital converter at a common centroid location relative to the shared analog front ends includes three data lines - selection input/output line to individually select an output, a clock input line, and a shared digital output line. A pixel output from a respective buffer amplifier is addressable by data provided on the selection input/output line, and the pixel output is provided on the shared digital output line. The I/O lines connected to a programmable logic device where the imager serial data input is output as a massively parallel data stream.
(FR) La présente invention concerne une tuile d'imageur comprenant des réseaux de sous-pixels d'imageur pouvant être abouté à quatre côtés avec circuit de lecture électronique de numérisation sur puce. Des groupements de pixels sont formés à partir de la pluralité d'imageurs. Le système électronique de lecture comprenant un amplificateur tampon pour chacun des groupements de pixels est connecté à des sorties respectives d'imageurs pouvant être aboutés. Des extrémités frontales analogiques partagées se connectent à des amplificateurs tampons respectifs de groupements de pixels. Un convertisseur analogique-numérique au niveau d'un emplacement de barycentre commun par rapport aux extrémités frontales analogiques partagées comprend trois lignes de données : ligne d'entrée/sortie de sélection pour sélectionner individuellement une sortie, ligne d'entrée d'horloge et ligne de sortie numérique partagée. Une sortie de pixels d'un amplificateur tampon respectif est adressable par des données fournies sur la ligne d'entrée/sortie de sélection et la sortie de pixels est disposée sur la ligne de sortie numérique partagée. Les lignes d'E/S sont connectées à un dispositif logique programmable où l'entrée de données série d'imageur est émise sous la forme d'un flux de données massivement parallèle.
