WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017069462) HIGH ELECTRON MOBILITY TRANSISTOR AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2017/069462    International Application No.:    PCT/KR2016/011538
Publication Date: 27.04.2017 International Filing Date: 14.10.2016
IPC:
H01L 29/778 (2006.01), H01L 29/49 (2006.01), H01L 29/66 (2006.01), H01L 29/417 (2006.01), H01L 21/768 (2006.01), H01L 21/02 (2006.01)
Applicants: WAVICE INC. [KR/KR]; 46(Seoku-dong), Samsung 1-ro 5-gil Hwaseong-si Gyeonggi-do 18449 (KR)
Inventors: LEE, Sang Min; (KR).
JUNG, Youn Kook; (KR).
KOO, Hwang Sub; (KR).
KIM, Hyun Je; (KR).
JUNG, Hee Seok; (KR)
Agent: OH, Uk; 4F,47, Dongjak-daero 25-gil Dongjak-gu Seoul 07008 (KR)
Priority Data:
10-2015-0147655 23.10.2015 KR
10-2016-0047552 19.04.2016 KR
Title (EN) HIGH ELECTRON MOBILITY TRANSISTOR AND METHOD FOR MANUFACTURING SAME
(FR) TRANSISTOR À HAUTE MOBILITÉ D'ÉLECTRONS ET SON PROCÉDÉ DE FABRICATION
(KO) 고전자이동도 트랜지스터 및 그의 제조방법
Abstract: front page image
(EN)Disclosed are a high electron mobility transistor and a method for manufacturing the same. The present invention comprises the steps of: forming a base layer on a substrate, which has a source electrode wiring forming part defined thereon; forming a source electrode so as to have a hollow on the upper portion of the base layer, on the source electrode wiring forming part, and forming a drain electrode on the upper portion of the base layer to be spaced from the source electrode wiring forming part; forming a first insulating layer on the front surfaces of the source electrode, the drain electrode, and the base layer, respectively; removing the first insulating layer on a predetermined part between the source electrode and the drain electrode and forming a gate electrode on the exposed base layer; forming a second insulating layer on the front surfaces; etching the first insulating layer, the base layer, and the substrate inside the hollow of the source electrode, on the source electrode wiring forming part, from the front surfaces to a predetermined depth, thereby forming a source electrode wiring via; partially removing the second insulating layer and the first insulating layer, on the upper portion of the source electrode, and partially removing the second insulating layer and the first insulating layer, on the upper portion of the drain electrode, thereby forming a source electrode pad via and a drain electrode pad via, respectively; and filling the source electrode wiring via, the source electrode pad via, and the drain electrode pad via with a conductor, thereby forming a source electrode wiring via pad, a source electrode pad, and a drain electrode pad.
(FR)La présente invention concerne un transistor à haute mobilité d'électrons et son procédé de fabrication. La présente invention comprend les étapes consistant à : former une couche de base sur un substrat, sur lequel est définie une partie de formation de câblage d'électrode de source; former une électrode de source de manière à avoir un creux sur la partie supérieure de la couche de base, sur la partie de formation de câblage d'électrode de source, et former une électrode de drain sur la partie supérieure de la couche de base pour qu'elle soit espacée de la partie de formation de câblage d'électrode de source; former une première couche isolante sur les surfaces avant de l'électrode de source, l'électrode de drain, et la couche de base, respectivement; retirer la première couche isolante sur une partie prédéfinie entre l'électrode de source et l'électrode de drain et former une électrode de grille sur la couche de base exposée; former une seconde couche isolante sur les surfaces avant; graver la première couche isolante, la couche de base, et le substrat à l'intérieur du creux de l'électrode de source, sur la partie de formation de câblage d'électrode de source, à partir des surfaces avant jusqu'à une profondeur prédéfinie, ce qui permet de former un trou de connexion de câblage d'électrode de source; retirer partiellement la seconde couche isolante et la première isolante, sur la partie supérieure de l'électrode de source, et éliminer partiellement la seconde couche isolante et la première couche isolante, sur la partie supérieure de l'électrode de drain, ce qui permet de former un trou de connexion de contact d'électrode de source et un trou de connexion de contact d'électrode de drain, respectivement; et remplir le trou de connexion de câblage d'électrode de source, le trou de connexion de contact d'électrode de source, et le trou de connexion de contact d'électrode de drain avec un conducteur, ce qui permet de former un contact de trou de connexion de câblage d'électrode de source, un contact d'électrode de source, et un contact d'électrode de drain.
(KO)고전자이동도 트랜지스터 및 그의 제조방법이 개시된다. 본 발명은 소스전극배선형성부위가 정의된 기판상에 베이스층을 형성하는 단계, 상기 소스전극배선형성부위의 상기 베이스층 상부에 중공이 형성된 소스전극과, 상기 소스전극배선형성부위와 이격된 상기 베이스층 상부에 드레인전극을 형성하는 단계, 상기 소스전극과 상기 드레인전극 및 베이스층의 전면에 제1 절연층을 형성하는 단계, 상기 소스전극과 상기 드레인전극 사이의 소정부위의 상기 제1 절연층을 제거하여 노출된 상기 베이스층상에 게이트전극을 형성하는 단계, 전면에 제2 절연층을 형성하는 단계, 상기 소스전극배선형성부위의 상기 소스전극 중공 내측의 상기 제1 절연층, 상기 베이스층 및 상기 기판을 전면에서부터 소정의 깊이로 식각하여 소스전극배선용 비아를 형성하는 단계, 상기 소스전극 상부의 상기 제2 절연층 및 상기 제1 절연층 일부를 제거하고, 상기 드레인전극 상부의 상기 제2 절연층과 상기 제1 절연층의 일부를 제거하여 각각 소스전극패드용 비아 및 드레인전극패드용 비아를 형성하는 단계 및 상기 소스전극배선용 비아, 상기 소스전극패드용 비아 및 상기 드레인전극패드용 비아를 전도체로 충진하여 소스전극배선용 비아패드, 소스전극패드 및 드레인전극패드를 형성하는 단계를 포함한다.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Korean (KO)
Filing Language: Korean (KO)