WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017069123) PIEZOELECTRIC ACTUATOR DRIVE CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/069123 International Application No.: PCT/JP2016/080864
Publication Date: 27.04.2017 International Filing Date: 18.10.2016
IPC:
B06B 1/06 (2006.01) ,H02N 2/06 (2006.01)
Applicants: NEW JAPAN RADIO CO., LTD.[JP/JP]; 3-10, Nihonbashi Yokoyama-cho, Chuo-ku, Tokyo 1038456, JP
MURATA MANUFACTURING CO., LTD.[JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventors: ENDOU Yasuyuki; JP
IMANISHI Toshio; JP
MATSUNO Hitoshi; JP
Agent: EIKOH PATENT FIRM, P.C.; Toranomon East Bldg. 10F, 7-13, Nishi-Shimbashi 1-chome, Minato-ku, Tokyo 1050003, JP
Priority Data:
2015-20767722.10.2015JP
Title (EN) PIEZOELECTRIC ACTUATOR DRIVE CIRCUIT
(FR) CIRCUIT D'ATTAQUE D'ACTIONNEUR PIÉZOÉLECTRIQUE
(JA) 圧電アクチュエータ駆動回路
Abstract: front page image
(EN) This piezoelectric actuator drive circuit is provided with an integrating circuit, an inverter INV1, inverters INV2, INV3 for inverting output signals of the inverter INV1, sensor resistors Rs1, Rs2 connected to output sides of the inverters INV2, INV3, a positive-side feedback resistor Rfb2 for positively feeding output signals of the inverters INV2, INV3 back to the integrating circuit, and a negative-side feedback resistor Rfb1 for negatively feeding voltage generated in the sensor resistors Rs1, Rs2 (having the resistance values Rs1 < Rs2) back to the integrating circuit. During a startup state, the sensor resistor Rs2 and the inverter INV3 are selected, and during a steady state after startup, the sensor resistor Rs1 and the inverter INV2 are selected.
(FR) L'invention concerne un circuit d'attaque d'actionneur piézoélectrique, comprenant un circuit d'intégration, un inverseur (INV1), des inverseurs (INV2, INV3) pour inverser les signaux de sortie de l'inverseur (INV1), des résistances de capteur (Rs1, Rs2) reliées aux côtés de sortie des inverseurs (INV2, INV3), une résistance de rétroaction côté positif (Rfb2) pour renvoyer de manière positive les signaux de sortie des inverseurs (INV2, INV3) vers le circuit d'intégration et une résistance de rétroaction côté négatif (Rfb1) pour renvoyer de manière négative la tension produite dans les résistances de capteur (Rs1, Rs2) (ayant les valeurs de résistance Rs1 < Rs2) vers le circuit d'intégration. Pendant un état de démarrage, la résistance de capteur (Rs2) et l'inverseur (INV3) sont sélectionnés et, pendant un état stable après le démarrage, la résistance de capteur (Rs1) et l'inverseur (INV2) sont sélectionnés.
(JA) 積分回路と、インバータINV1と、インバータINV1の出力信号を反転させるインバータINV2,INV3と、インバータINV2,INV3の出力側に接続されたセンス抵抗Rs1,Rs2と、インバータINV2,INV3の出力信号を積分回路に正帰還させる正側帰還抵抗Rfb2と、センス抵抗Rs1,Rs2(抵抗値はRs1<Rs2)に発生する電圧を積分回路に負帰還させる負側帰還抵抗Rfb1とを備える。起動状態ではセンス抵抗Rs2とインバータINV3が選択され、起動後の定常状態ではセンス抵抗Rs1とインバータINV2が選択される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)