WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017068900) METHOD FOR PRODUCING SOLAR CELL, SOLAR CELL, AND SOLAR CELL PRODUCTION DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/068900 International Application No.: PCT/JP2016/077682
Publication Date: 27.04.2017 International Filing Date: 20.09.2016
IPC:
H01L 31/0216 (2014.01) ,C23C 16/458 (2006.01) ,H01L 21/205 (2006.01) ,H01L 31/18 (2006.01)
Applicants: MITSUBISHI ELECTRIC CORPORATION[JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventors: YOKOGAWA, Masahiro; JP
KAWASAKI, Takahiro; JP
Agent: TAKAMURA, Jun; JP
Priority Data:
2015-20656920.10.2015JP
Title (EN) METHOD FOR PRODUCING SOLAR CELL, SOLAR CELL, AND SOLAR CELL PRODUCTION DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UNE CELLULE SOLAIRE, CELLULE SOLAIRE, ET DISPOSITIF DE PRODUCTION DE CELLULE SOLAIRE
(JA) 太陽電池の製造方法、太陽電池および太陽電池製造装置
Abstract: front page image
(EN) The invention comprises: a step in which an n-type diffusion layer which is a semiconductor layer of a second conductivity type is formed on a semiconductor substrate of a crystal having a first conductivity type; and a step in which a substrate (1S) comprising a semiconductor substrate is mounted to a mounting platform, which is provided in a film formation chamber, with the rear surface of said substrate in contact with said mounting platform, the interior of the film formation chamber (101) is evacuated and depressurized, a source gas is supplied into the film formation chamber (101), and an anti-reflective film (3) is formed by a CVD method from a light-receiving surface side of the semiconductor substrate to the side surface of the semiconductor substrate. In the film formation step, a tray (100) has an opening on a surface that makes contact with the semiconductor substrate, and has a through-hole h that penetrates the tray (100), and by configuring the interior of the through-hole h to have negative pressure relative to the pressure in the film formation chamber (101) by means of evacuation, the semiconductor substrate is adhered to the contact surface, and the anti-reflective film (3) is formed on the surfaces of the semiconductor substrate excluding the contact surface.
(FR) L'invention comprend : une étape dans laquelle une couche de diffusion de type n qui est une couche semi-conductrice d'un second type de conductivité est formée sur un substrat semi-conducteur d'un cristal ayant un premier type de conductivité ; et une étape dans laquelle un substrat (1S) comprenant un substrat semi-conducteur est monté sur une plate-forme de montage, qui est située dans une chambre de formation de film, la surface arrière dudit substrat étant en contact avec ladite plate-forme de montage, l'intérieur de la chambre de formation de film (101) est mise sous vide et dépressurisée, un gaz source est introduit dans la chambre de formation de film (101), et un film antireflet (3) est formé par un procédé de dépôt chimique en phase vapeur depuis un côté de surface de réception de lumière du substrat semi-conducteur vers la surface latérale du substrat semi-conducteur. Dans l'étape de formation de film, un plateau (100) a une ouverture sur une surface qui établit un contact avec le substrat semi-conducteur, et a un trou traversant h qui pénètre dans le plateau (100), et en configurant l'intérieur du trou traversant h pour qu'il ait une pression négative par rapport à la pression dans la chambre de formation de film (101) par des moyens d'évacuation, le substrat semi-conducteur est mis à adhérer à la surface de contact, et le film antireflet (3) est formé sur les surfaces du substrat semi-conducteur à l'exclusion de la surface de contact.
(JA) 第1導電型を有する結晶系の半導体基板に第2導電型の半導体層であるn型拡散層を形成する工程と、成膜室に設けられた載置台に、裏面を当接させて半導体基板からなる基板(1S)を載置し、成膜室(101)内を真空排気して減圧し、成膜室(101)内に原料ガスを供給し、半導体基板の受光面側から半導体基板の側面にまでCVD法で反射防止膜(3)を成膜する工程とを備える。成膜する工程は、トレイ(100)が、半導体基板との当接面に開口を有し、トレイ(100)を貫通する貫通穴hを有し、真空排気により貫通穴h内を成膜室(101)内の圧力に対して負圧にすることで、半導体基板を当接面に密着させ、当接面を除く半導体基板表面に反射防止膜(3)を成膜する工程である。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)