WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/068491 International Application No.: PCT/IB2016/056241
Publication Date: 27.04.2017 International Filing Date: 18.10.2016
G06N 3/063 (2006.01)
Applicants: SEMICONDUCTOR ENERGY LABORATORY CO., LTD.[JP/JP]; 398, Hase Atsugi-shi Kanagawa 2430036, JP
Inventors: KUROKAWA, Yoshiyuki; JP
Priority Data:
Abstract: front page image
(EN) A neuron circuit can switch between two functions: as an input neuron circuit, and as a hidden neuron circuit. An error circuit can switch between two functions: as a hidden error circuit, and as an output neuron circuit. A switching circuit is configured to be capable of changing the connections between the neuron circuit, a synapse circuit, and the error circuit. The synapse circuit includes an analog memory that stores data that corresponds to the connection strength between the input neuron circuit and the hidden neuron circuit or between the hidden neuron circuit and the output neuron circuit, a writing circuit that changes the data in the analog memory, and a weighting circuit that weights an input signal in reaction to the data of the analog memory and outputs the weighted output signal. The analog memory includes a transistor comprising an oxide semiconductor with extremely low off-state current.
(FR) Un circuit neuronal peut commuter entre deux fonctions : en tant que circuit neuronal d'entrée et en tant que circuit neuronal caché. Un circuit d'erreur peut commuter entre deux fonctions : en tant que circuit d'erreur caché et en tant que circuit neuronal de sortie. Un circuit de commutation est configuré pour pouvoir changer les connexions entre le circuit neuronal, un circuit synaptique et le circuit d'erreur. Le circuit synaptique comprend : une mémoire analogique qui stocke des données correspondant à l’intensité de la connexion entre le circuit neuronal d'entrée et le circuit neuronal caché ou entre le circuit neuronal caché et le circuit neuronal de sortie ; un circuit d'écriture qui modifie les données dans la mémoire analogique ; et un circuit de pondération qui pondère un signal d'entrée en réaction aux données de la mémoire analogique et génère le signal de sortie pondéré. La mémoire analogique comprend un transistor comprenant un semi-conducteur à oxyde avec un courant résiduel extrêmement faible.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)