WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017068478) SEMICONDUCTOR DEVICE OR MEMORY DEVICE INCLUDING THE SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2017/068478    International Application No.:    PCT/IB2016/056202
Publication Date: 27.04.2017 International Filing Date: 17.10.2016
IPC:
H01L 21/8242 (2006.01), G11C 11/405 (2006.01), H01L 27/108 (2006.01), H01L 29/786 (2006.01)
Applicants: SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 398, Hase Atsugi-shi, Kanagawa 2430036 (JP)
Inventors: MATSUZAKI, Takanori; (JP).
KATO, Kiyoshi; (JP)
Priority Data:
2015-208166 22.10.2015 JP
2016-050444 15.03.2016 JP
Title (EN) SEMICONDUCTOR DEVICE OR MEMORY DEVICE INCLUDING THE SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR OU DISPOSITIF DE MÉMOIRE INCLUANT LE DISPOSITIF SEMI-CONDUCTEUR
Abstract: front page image
(EN)The memory device includes a first transistor and a circuit. The circuit includes a second to a (2n + 1)th transistor, a first to an n-th capacitor, a first wiring, and a first to an n-th retention node (n is an integer greater than or equal to 2). When n is 2, a memory cell MC[1] includes a transistor ROS[1], a transistor WOS[1], and a capacitor C[1] and a memory cell MC[2] includes a transistor ROS[2], a transistor WOS[2], and a capacitor C[2]. A back gate of the transistor WOS[1] and a back gate of the transistor WOS[2] are electrically connected to a wiring WBG. A bake gate of a first transistor, a back gate of the transistor ROS[1], and a back gate of the transistor ROS[2] are electrically connected to a wiring RBG.
(FR)L’invention concerne un dispositif de mémoire qui inclut un premier transistor et un circuit. Le circuit inclut un deuxième à un (2n + 1)ième transistor, un premier à un nième condensateur, un premier câblage, et un premier à un nième nœud de rétention (n est un entier supérieur ou égal à 2). Lorsque n est égal à 2, une cellule mémoire (MC[1]) inclut un transistor (ROS[1]), un transistor (WOS[1]) et un condensateur (C[1]), et une cellule mémoire (MC[2]) inclut un transistor (ROS[2]), un transistor (WOS[2]) et un condensateur (C[2]). Une grille arrière du transistor (WOS[1]) et une grille arrière du transistor (WOS[2]) sont électriquement connectées à un câblage (WBG). Une grille arrière d’un premier transistor, une grille arrière du transistor (ROS[1]), et une grille arrière du transistor (ROS[2]) sont électriquement connectées à un câblage (RBG).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)