WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017065008) CHIP RESISTOR AND METHOD FOR MANUFACTURING CHIP RESISTOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/065008 International Application No.: PCT/JP2016/078724
Publication Date: 20.04.2017 International Filing Date: 28.09.2016
IPC:
H01C 7/00 (2006.01) ,H01C 17/00 (2006.01)
Applicants: KOA CORPORATION[JP/JP]; 3672, Arai, Ina-shi, Nagano 3960025, JP
Inventors: MATSUMOTO Kentaro; JP
Agent: THE PATENT BODY CORPORATE TAKEWA INTERNATIONAL PATENT OFFICE; UNIZO Nishishimbashi 3-Chome Bldg., 13-3, Nishishimbashi 3-chome, Minato-ku, Tokyo 1050003, JP
Priority Data:
2015-20393415.10.2015JP
Title (EN) CHIP RESISTOR AND METHOD FOR MANUFACTURING CHIP RESISTOR
(FR) RÉSISTANCE À PUCE ET PROCÉDÉ DE FABRICATION D'UNE RÉSISTANCE À PUCE
(JA) チップ抵抗器およびチップ抵抗器の製造方法
Abstract: front page image
(EN) A chip resistor provided with: a cuboidal insulating substrate 1; a pair of upper electrodes 2 disposed at both ends in the longitudinal direction on a surface of the insulating substrate 1; a resistor 3 connecting the upper electrodes 2 to one another; a protection layer 4 covering a part of the upper electrodes 2 and the whole of the resistor 3; and a pair of end surface electrodes 5 disposed on both ends in the longitudinal direction of the insulating substrate 1. At both ends in a widthwise direction on the surface of the insulating substrate 1, there are formed an electrode removed portion 1a formed by removing a certain width of the upper electrodes 2 by laser scribing, and a coarse-surface rendered portion 1b which extends in the longitudinal direction continuously with the electrode removed portion 1a and with the same width thereas, the protection layer 4 being in intimate contact with the electrode removed portion 1a and the coarse-surface rendered portion 1b.
(FR) L'invention concerne une résistance à puce comportant: un substrat isolant parallélépipédique 1; une paire d'électrodes supérieures 2 disposées aux deux extrémités dans la direction longitudinale sur une surface du substrat isolant 1; une résistance 3 reliant les électrodes supérieures 2 entre elles; une couche 4 de protection recouvrant une partie des électrodes supérieures 2 et la totalité de la résistance 3; et une paire d'électrodes 5 de surfaces d'extrémités disposées sur les deux extrémités dans la direction longitudinale du substrat isolant 1. Aux deux extrémités dans une direction transversale sur la surface du substrat isolant 1, sont formées une partie 1a privée d'électrode formée en éliminant une certaine largeur des électrodes supérieures 2 par incision au laser, et une partie 1b de surface rendue grossière qui s'étend suivant la direction longitudinale dans la continuité de la partie 1a privée d'électrode et avec la même larguer que celle-ci, la couche 4 de protection étant en contact intime avec la partie 1a privée d'électrode et la partie 1b de surface rendue grossière.
(JA) 直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、両表電極2間を接続する抵抗体3と、表電極2の一部と抵抗体3の全体を覆う保護層4と、絶縁基板1の長手方向両端部に設けられた一対の端面電極5とを備え、絶縁基板1の表面における短手方向両端部には、レーザースクライブによって表電極2を一定幅で除去した電極除去部1aと、電極除去部1aに連続して長手方向へ延びる同一幅の粗面化処理部1bとが形成され、保護層4はこれら電極除去部1aと粗面化処理部1bに密着している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)