WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017064623) METHOD FOR EXECUTING PROGRAMS IN AN ELECTRONIC SYSTEM FOR APPLICATIONS WITH FUNCTIONAL SAFETY COMPRISING A PLURALITY OF PROCESSORS, CORRESPONDING SYSTEM AND COMPUTER PROGRAM PRODUCT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/064623 International Application No.: PCT/IB2016/056089
Publication Date: 20.04.2017 International Filing Date: 12.10.2016
IPC:
G06F 11/00 (2006.01)
Applicants: INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, CA 95054, US
Inventors: MARIANI, Riccardo; IT
Agent: AL T. AUYEUNG; US
Priority Data:
10201500006110213.10.2015IT
Title (EN) METHOD FOR EXECUTING PROGRAMS IN AN ELECTRONIC SYSTEM FOR APPLICATIONS WITH FUNCTIONAL SAFETY COMPRISING A PLURALITY OF PROCESSORS, CORRESPONDING SYSTEM AND COMPUTER PROGRAM PRODUCT
(FR) PROCÉDÉ D'EXÉCUTION DE PROGRAMMES DANS UN SYSTÈME ÉLECTRONIQUE DESTINÉ À DES APPLICATIONS À SÉCURITÉ FONCTIONNELLE COMPRENANT UNE PLURALITÉ DE PROCESSEURS, SYSTÈME CORRESPONDANT ET PRODUIT PROGRAMME INFORMATIQUE
Abstract: front page image
(EN) A method for executing programs (P) in an electronic system for applications with functional safety that comprises a single-processor or multiprocessor processing system (10) and a further independent control module (15), including: carrying out a decomposition of a program (P) that includes a safety function (SF) to be executed via said system (10) into a plurality of parallel subprograms (P1,..., Pn); assigning execution of each parallel subprogram (P1,..., Pn) to a respective processing module (11) of the system, in particular a processor (C1,..., Cm) of said multiprocessor architecture (10) or a virtual machine (V1,..., Vn) associated to one of said processors (C1,..., Cm); carrying out in the system (10), periodically according to a cycle frequency (fcyc) of the program (P) during normal operation of said system (10), in the context of said safety function (SF), self-test operations (Astl, Asys, Achk) associated to each of said subprograms (P1,..., Pn) and to the corresponding processing modules (11) on which they are executed, said self-test operations (Astl, Asys, Achk) including: diagnostic-self-test operations (Astl), which carry out diagnostic self-tests; operations (Asys) of self-testing of system values measured on the architecture (10); applicational self-test operations (Achk), which include operations of checking execution of conditions of use (Acou) and/or execution of LBISTs (Logic Built-in Self-Tests) (Abst), and including: generating respective self-test data (Dstl, Dsys, Dchk) corresponding to the self-test operations (Astl, Asys, Achk) and carrying out checking operations (51, 61) on said self-test data (Dstl, Dsys Dchk); exchanging said self-test data (Dstl, Dsys, Dchk) continuously via a protocol (PL) of messages (MC) with the further independent control module (15); carrying out at least part of said checking operations (51, 61) in said further control module (15); and executing said operation of decomposition of the program (P) into a plurality of parallel subprograms (P1,..., Pn) to achieve a coverage target (Astl, Asys, Achk) for each of said self-test operations (Astl, Asys, Achk) associated to a respective subprogram ( P1,..., Pn) or processing module (11) in such a way that it respects a given failure-probability target (g12).
(FR) L'invention concerne un procédé d'exécution de programmes (P) dans un système électronique destiné à des applications à sécurité fonctionnelle qui comprend un système de traitement (10) à un seul processeur ou à plusieurs processeurs et un module de commande supplémentaire indépendant (15), consistant à : effectuer une décomposition d'un programme (P) qui comprend une fonction de sécurité (SF) à exécuter par le biais dudit système (10) en une pluralité de sous-programmes parallèles (P1,..., Pn); attribuer une exécution de chaque sous-programme parallèle (P1,..., Pn) à un module de traitement (11) respectif du système, en particulier à un processeur (C1,..., Cm) de ladite architecture (10) à plusieurs processeurs ou à une machine virtuelle (V1,..., Vn) associée à l'un desdits processeurs (C1,..., Cm); effectuer, dans le système (10), périodiquement conformément à une fréquence de cycle (fcyc) du programme (P) au cours d'un fonctionnement normal dudit système (10), dans le contexte de ladite fonction de sécurité (SF), des opérations d'autotest (Astl, Asys, Achk) associées à chacun desdits sous-programmes (P1,..., Pn) et aux modules de traitement (11) correspondants sur lesquels elles sont exécutées, lesdites opérations d'autotest (Astl, Asys, Achk) comprenant : des opérations d'autotest de diagnostic (Astl), qui effectuent des autotests de diagnostic; des opérations (Asys) d'autotest de valeurs de système mesurées sur l'architecture (10); des opérations d'autotest d'application (Achk), qui comprennent des opérations de vérification d'exécution de conditions d'utilisation (Acou) et/ou d'exécution de LBIST (autotests intégrés à la logique) (Abst), et consistant à : générer des données d'autotest respectives (Dstl, Dsys, Dchk) correspondant aux opérations d'autotest (Astl, Asys, Achk) et appliquer des opérations de vérification (51, 61) auxdites données d'autotest (Dstl, Dsys Dchk); échanger lesdites données d'autotest (Dstl, Dsys, Dchk) en continu par le biais d'un protocole (PL) de messages (MC) avec le module de commande supplémentaire indépendant (15); effectuer au moins une partie desdites opérations de vérification (51, 61) dans ledit module de commande supplémentaire (15); et exécuter ladite opération de décomposition du programme (P) en une pluralité de sous-programmes parallèles (P1,..., Pn) pour obtenir une cible de couverture (Astl, Asys, Achk) de chacune desdites opérations d'autotest (Astl, Asys, Achk) associées à un sous-programme (P1,..., Pn) ou un module de traitement (11) respectif de façon à respecter une cible de probabilité d'échec donnée (g12).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: Italian (IT)