WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017063226) THIN FILM FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR, AND LIQUID CRYSTAL DISPLAY
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/063226 International Application No.: PCT/CN2015/092840
Publication Date: 20.04.2017 International Filing Date: 26.10.2015
IPC:
G02F 1/1362 (2006.01) ,H01L 29/786 (2006.01)
Applicants: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.[CN/CN]; No.9-2, Tangming Road, Guangming Shenzhen, Guangdong 518132, CN
Inventors: FENG, Tuo; CN
Agent: MING & YUE INTELLECTUAL PROPERTY LAW FIRM; Suite 611, 6/F, Block 206, Nanyou Second Industrial Zone (Block B, HengYue Center), No.21 Dengliang Road, Nanshan Shenzhen, Guangdong 518054, CN
Priority Data:
201510676895.516.10.2015CN
Title (EN) THIN FILM FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR, AND LIQUID CRYSTAL DISPLAY
(FR) TRANSISTOR À EFFET DE CHAMP EN COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION, ET AFFICHEUR À CRISTAUX LIQUIDES
(ZH) 薄膜场效应晶体管及其制作方法、液晶显示器
Abstract: front page image
(EN) A thin film field effect transistor comprises: a grid metal layer (20) on a substrate (10); a grid insulation layer (30) covering the substrate (10) and the grid metal layer (20); a first source metal layer (40a) and a first drain metal layer (40b) which are arranged on the grid insulation layer (30) and spaced from each other; an active layer (5) on the first source metal layer (40a) and the first drain metal layer (40b), wherein the active layer (50) fills a space between the first source metal layer (40a) and the first drain metal layer (40b), and forms a channel (510) in the space position; and a second source metal layer (60a) and a second drain metal layer (60b) which are arranged on the active layer (50) and respectively located at two sides of the channel (510), wherein the second source metal layer (60a) is in contact with the first source metal layer (40a), and the second drain metal layer (60b) is in contact with the first drain metal layer (40b). The structure reduces stray capacitance Cgs in a thin film field effect transistor, and reduces the occupied area of the thin film field effect transistor, thereby being able to increase the aperture opening ratio of pixel because the occupied area of the thin film field effect transistor is reduced when the thin film field effect transistor is applied to an LCD.
(FR) L'invention concerne un transistor à effet de champ en couches minces qui comprend : une couche métallique de grille (20) sur un substrat (10); une couche d'isolation de grille (30) recouvrant le substrat (10) et la couche métallique de grille (20); une première couche métallique de source (40a) et une première couche métallique de drainage (40b) qui sont agencées sur la couche d'isolation de grille (30) et espacées l'une de l'autre; une couche active (5) sur la première couche métallique de source (40a) et la première couche métallique de drainage (40b), la couche active (50) remplissant un espace entre la première couche métallique de source (40a) et la première couche métallique de drainage (40b), et formant un canal (510) dans la position dans l'espace; et une seconde couche métallique de source (60a) et une seconde couche métallique de drainage (60b) qui sont agencées sur la couche active (50) et respectivement situées sur deux côtés du canal (510), la seconde couche métallique de source (60a) étant en contact avec la première couche métallique de source (40a), et la seconde couche métallique de drainage (60b) étant en contact avec la première couche métallique de drainage (40b). La structure réduit une capacité parasite Cgs dans un transistor à effet de champ en couches minces, et réduit la surface occupée par le transistor à effet de champ en couches minces, ce qui le rend apte à augmenter le rapport d'ouverture d'un pixel en raison du fait que la surface occupée par le transistor à effet de champ en couches minces est réduite lorsque le transistor à effet de champ en couches minces est appliqué à un afficheur à cristaux liquides (LCD).
(ZH) 一种薄膜场效应晶体管,其包括:在基板(10)上的栅极金属层(20);覆盖基板(10)和栅极金属层(20)的栅极绝缘层(30);在栅极绝缘层(30)上且相互间隔的第一源极金属层(40a)和第一漏极金属层(40b);在第一源极金属层(40a)和第一漏极金属层(40b)上的有源层(50);其中,有源层(50)填充第一源极金属层(40a)和第一漏极金属层(40b)之间的间隔,并在间隔处形成沟道(510);在有源层(50)上的分别位于沟道(510)两侧的第二源极金属层(60a)和第二漏极金属层(60b);其中,第二源极金属层(60a)和第一源极金属层(40a)接触,第二漏极金属层(60b)和第一漏极金属层(40b)接触。该结构降低了薄膜场效应晶体管中的寄生电容Cgs,并且减小了薄膜场效应晶体管的占用面积。这样,当薄膜场效应晶体管应用于LCD中时,由于薄膜场效应晶体管的占用面积减小,所以能够提高像素的开口率。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)