Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017062242) SECURE SUBSYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/062242 International Application No.: PCT/US2016/054106
Publication Date: 13.04.2017 International Filing Date: 28.09.2016
IPC:
G06F 12/14 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
14
Protection against unauthorised use of memory
Applicants:
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, Idaho 83716-9632, US
Inventors:
COKER, Kenny T.; US
POHM, David A.; US
VAN AKEN, Stephen P.; US
DANIELSON, Michael B.; US
Agent:
ENG, Kimton; US
ITO, Mika; US
MEIKLEJOHN, Paul T.; US
QUECAN, Andrew; US
SPAITH, Jennifer; US
WETZEL, Elen; US
YI, Francis; US
ANDKEN, Kerrylee; US
CARMAN, Derrick; US
Priority Data:
14/876,60006.10.2015US
Title (EN) SECURE SUBSYSTEM
(FR) SOUS-SYSTÈME SÉCURISÉ
Abstract:
(EN) Apparatuses and methods for performing secure operations with a dedicated secure processor is described in one embodiment. The apparatus includes security firmware defining secure operations, a processor configured to execute the security firmware and perform a set of operations limited to the secure operations, and a plurality of secure hardware registers, accessible by the processor and configured to receive instructions to perform the secure operations. An apparatus for performing secure operations with a plurality of security assist hardware circuits is described in another embodiment. The apparatus comprises one or more secure hardware registers configured to receive a command to perform secure operations and one or more security assist hardware circuits configured to perform discrete secure operations using one or more secret data objects.
(FR) Un mode de réalisation de l'invention concerne des appareils et des procédés pour exécuter des opérations sécurisées avec un processeur sécurisé dédié. L'appareil comprend un microprogramme de sécurité définissant des opérations sécurisées, un processeur configuré pour exécuter le microprogramme de sécurité et effectuer un ensemble d'opérations limitées aux opérations sécurisées, et une pluralité de registres matériels sécurisés, accessibles par le processeur et configurés pour recevoir des instructions en vue d'effectuer les opérations sécurisées. Un autre mode de réalisation de l'invention concerne un appareil destiné à effectuer des opérations sécurisées comprenant une pluralité de circuits matériels d'assistance de sécurité. L'appareil comprend un ou plusieurs registres matériels sécurisés configurés pour recevoir une commande en vue d'effectuer des opérations sécurisées et un ou plusieurs circuits matériels d'assistance de sécurité configurés pour réaliser des opérations sécurisées discrètes en utilisant un ou plusieurs objets de données secrets.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)