WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017060223) METHOD FOR FABRICATING AN OPTOELECTRONIC SEMICONDUCTOR COMPONENT, AND OPTOELECTRONIC SEMICONDUCTOR COMPONENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2017/060223    International Application No.:    PCT/EP2016/073642
Publication Date: 13.04.2017 International Filing Date: 04.10.2016
IPC:
H01L 33/00 (2010.01)
Applicants: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE)
Inventors: SCHOLZ, Dominik; (DE)
Agent: ZUSAMMENSCHLUSS NR. 175 - EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München (DE)
Priority Data:
10 2015 116 983.5 06.10.2015 DE
Title (DE) VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERBAUTEILS UND OPTOELEKTRONISCHES HALBLEITERBAUTEIL
(EN) METHOD FOR FABRICATING AN OPTOELECTRONIC SEMICONDUCTOR COMPONENT, AND OPTOELECTRONIC SEMICONDUCTOR COMPONENT
(FR) PROCÉDÉ DE PRODUCTION D’UN COMPOSANT SEMI-CONDUCTEUR OPTOÉLECTRONIQUE ET COMPOSANT SEMI-CONDUCTEUR OPTOÉLECTRONIQUE
Abstract: front page image
(DE)Ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (100) umfasst einen Schritt A), in dem ein durch Vereinzeln eines Wafers hergestellter Halbleiterchip (1) bereitgestellt wird, wobei der Halbleiterchip (1) ein Substrat (10) und eine auf dem Substrat (10) aufgebrachte Halbleiterschichtenfolge (11) mit einer aktiven Schicht (12) umfasst. Die Halbleiterschichtenfolge (11) weist einen aktiven Bereich (13) zur Emission oder Absorption von Strahlung und einen daneben angeordneten Opferbereich (14) auf. Der Opferbereich (14) ist am fertigen Halbleiterbauteil (100) nicht zur Emission oder Absorption von Strahlung vorgesehen. Ein in die Halbleiterschichtenfolge (11) eingebrachter Graben durchdringt die aktive Schicht (12) und trennt den aktiven Bereich (13) von dem Opferbereich (14). In einem Schritt B) wird der Halbleiterchip (1) mit der Halbleiterschichtenfolge (11) voran auf einen Träger (2) aufgebracht. In einem Schritt C) wird das Substrat (10) von dem aktiven Bereich (13) der Halbleiterschichtenfolge (11) abgelöst, wobei in dem Opferbereich (14) die Halbleiterschichtenfolge (11) mit dem Substrat (10) mechanisch verbunden bleibt. Anschließend wird in einem Schritt D) das Substrat (10) endgültig von der Halbleiterschichtenfolge (11) durch Ablösen des Substrats (10) im Opferbereich (14) abgetrennt.
(EN)A method for fabricating an optoelectronic semiconductor component (100) comprises a step A), in which a semiconductor chip (1) fabricated by singularising a wafer is provided, the semiconductor chip (1) comprising a substrate (10) and a semiconductor layer sequence (11), applied to the substrate (10), having an active layer (12). The semiconductor layer sequence (11) has an active region (13) for emitting or absorbing radiation and a sacrificial region (14) arranged beside the latter. The sacrificial region (14) is not provided for emitting or absorbing radiation on the finished semiconductor component (100). A trench made in the semiconductor layer sequence (11) penetrates the active layer (12) and separates the active region (13) from the sacrificial region (14). In a step B), the semiconductor chip (1) with the semiconductor layer sequence (11) is applied to a support (2) first. In a step C), the substrate (10) is detached from the active region (13) of the semiconductor layer sequence (11), the semiconductor layer sequence (11) remaining mechanically connected to the substrate (10) in the sacrificial region (14). Subsequently, in a step D), the substrate (10) is finally removed from the semiconductor layer sequence (11) by detaching the substrate (10) in the sacrificial region (14).
(FR)L'invention concerne un procédé de production d’un composant semi-conducteur optoélectronique (100) qui comprend une étape A) au cours de laquelle on utilise une puce semi-conductrice (1) produite par séparation d’une galette, la puce semi-conductrice (1) comportant un substrat (10) et une série de couches semi-conductrices (11) appliquées sur le substrat (10) et ayant une couche active (12). La série de couches semi-conductrices (11) comprend une zone active (13) destinée à l’émission ou l’absorption d’un rayonnement et une zone sacrifiée (14) disposée à côté de la zone active. La zone sacrifiée (14) sur le composant semi-conducteur fabriqué (100) n’est pas destinée à l’émission ni à l’absorption d’un rayonnement. Un fossé réalisé dans la série de couches semi-conductrices (11) traverse la couche active (12) et sépare la zone active (13) de la zone sacrifiée (14). Au cours d’une étape B), la puce semi-conductrice (1) avec la série de couches semi-conductrices (11) est déposée tout d’abord sur un support (2). Au cours d’une étape C), le substrat (10) est détaché de la zone active (13) de la série de couches semi-conductrices (11), mais, dans la zone sacrifiée (14), la série de couches semi-conductrices (11) reste reliée au substrat (10). Finalement, au cours d’une étape D), le substrat (10) est définitivement séparé de la série de couches semi-conductrices (11) par détachement du substrat (10) dans la couche sacrifiée (14).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)