WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017060140) METHOD FOR CONNECTING A SUBSTRATE ARRANGEMENT TO AN ELECTRONIC COMPONENT USING A PRE-FIXATION AGENT APPLIED ONTO A CONTACTING MATERIAL LAYER, CORRESPONDING SUBSTRATE ARRANGEMENT, AND METHOD FOR PRODUCING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2017/060140    International Application No.:    PCT/EP2016/073102
Publication Date: 13.04.2017 International Filing Date: 28.09.2016
IPC:
H01L 21/58 (2006.01), H01L 21/60 (2006.01), H01L 21/683 (2006.01), H01L 23/488 (2006.01), H01L 21/48 (2006.01), H01L 23/373 (2006.01), H05K 3/32 (2006.01), H05K 3/34 (2006.01), H05K 3/36 (2006.01), H01L 23/14 (2006.01), H01L 23/495 (2006.01)
Applicants: HERAEUS DEUTSCHLAND GMBH & CO. KG [DE/DE]; Heraeusstr. 12-14 63450 Hanau (DE)
Inventors: HINRICH, Andreas; (DE).
DUCH, Susanne; (DE).
MIRIC, Anton; (DE).
SCHÄFER, Michael; (DE)
Agent: KILCHERT, Jochen; (DE)
Priority Data:
15188966.4 08.10.2015 EP
Title (DE) VERFAHREN ZUM VERBINDEN EINER SUBSTRATANORDNUNG MIT EINEM ELEKTRONIKBAUTEIL MIT VERWENDUNG EINES AUF EINE KONTAKTIERUNGSMATERIALSCHICHT AUFGEBRACHTEN VORFIXIERMITTELS, ENTSPRECHENDE SUBSTRATANORDNUNG UND VERFAHREN ZU IHREM HERSTELLEN
(EN) METHOD FOR CONNECTING A SUBSTRATE ARRANGEMENT TO AN ELECTRONIC COMPONENT USING A PRE-FIXATION AGENT APPLIED ONTO A CONTACTING MATERIAL LAYER, CORRESPONDING SUBSTRATE ARRANGEMENT, AND METHOD FOR PRODUCING SAME
(FR) PROCÉDÉ DE FABRICATION D'UN ENSEMBLE SUBSTRAT, ENSEMBLE SUBSTRAT ET PROCÉDÉ DE LIAISON D'UN ENSEMBLE SUBSTRAT AVEC UN COMPOSANT ÉLECTRONIQUE
Abstract: front page image
(DE)Die Erfindung betrifft ein Verfahren zum Herstellen einer Substratanordnung (10, 10") zur Verbindung mit einem Elektronikbauteil (30), umfassend die Schritte: Bereitstellen eines Substrats (11) mit einer ersten Seite (12) und einer zweiten Seite (13), Aufbringen einer Kontaktierungsmaterial-Schicht (15) auf die erste Seite (12) des Substrats (11), zumindest abschnittsweises Aufbringen eines Vorfixiermittels (18) auf eine vom Substrat (11) abgewandte Seite (16) der Kontaktierungsmaterial-Schicht (15). Die Erfindung betrifft auch eine entsprechende Substratanordnung (10, 10") sowie ein entsprechendes Verfahren zum Verbinden mindestens eines Elektronikbauteils (30) mit der Substratanordnung (10, 10"). Durch die erfindungsgemäßen Maßnahmen wird beim Transport vom Ort des Bestückens zum Ort des Verbindens eine ausreichende Transportfestigkeit erzeugt. Die Kontaktierungsmaterial-Schicht (15) sollte vorzugsweise vollflächig, bzw. nahezu vollflächig, auf die erste Seite (12) des Substrates (11) aufgebracht werden. Das Substrat (11) mit aufgebrachter Kontaktierungsmaterial-Schicht (15) und aufgebrachtem Vorfixiermittel (18) kann lösbar auf einem Träger (20) positioniert werden. Die Substratanordnung (10, 10") wird beim Verbinden mit dem Elektronikbauteil (30, 30') mit diesem versintert, verpresst, verlötet und/oder verklebt. Das Substrat (11) kann ein Metallblech oder ein Metallbandabschnitt, insbesondere ein Kupferblech oder ein Kupferbandabschnitt, ein Leadframe, ein DCB-Substrat oder ein PCB-Substrat sein. Das Elektronikbauteil (30) kann ein Halbleiter, ein DCB-Substrat oder ein PCB-Substrat sein.
(EN)The invention relates to a method for producing a substrate arrangement (10, 10") for connecting to an electronic component (30), comprising the steps of: providing a substrate (11) that has a first side (12) and a second side (13), applying a contacting material layer (15) to the first side (12) of said substrate (11), and applying a pre-fixation agent (18) to at least some sections of a side (16) of the contacting material layer (15) that faces away from said substrate (11). The invention also relates to a corresponding substrate arrangement (10, 10") and to a corresponding method for connecting at least one electronic component (30) to the substrate arrangement (10, 10"). The claimed measures provide for sufficient handling strength during transportation from the place of assembly to the place of connection. The contacting material layer (15) should preferably be applied across the whole surface, or close to the whole surface, on the first side (12) of the substrate (11). The substrate (11), with the applied contacting material layer (15) and the applied pre-fixation agent (18), can be positioned detachably on a carrier (20). When connecting to the electronic component (30, 30'), the substrate arrangement (10, 10") is sintered, crimped, soldered and/or bonded thereto. The substrate (11) can be a metal sheet or a metal strip section, particularly a copper sheet or a copper strip section, a lead frame, a DCB substrate or a PCB substrate. The electronic component (30) can be a semiconductor, a DCB substrate or a PCB substrate.
(FR)La présente invention concerne un procédé de fabrication d'un ensemble substrat (10; 10'; 10") destiné à être relié à un composant électronique (30; 30''), qui comporte les étapes consistant à prendre un substrat (11) présentant une première face (12) et une seconde face (13), à appliquer une couche de matière de contact (15) sur la première face (12) du substrat (11), et à appliquer au moins par endroits un moyen de fixation provisoire (18) sur une face (16) de la couche de matière de contact (15) située à l'opposé du substrat (11).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)