WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 18.08.2018 at 9:00 AM CEST
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017059625) ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY INCLUDING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/059625 International Application No.: PCT/CN2015/096676
Publication Date: 13.04.2017 International Filing Date: 08.12.2015
IPC:
G02F 1/1362 (2006.01)
Applicants: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.[CN/CN]; No.9-2, Tangming Road, Guangming New District Shenzhen, Guangdong 518132, CN
WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.[CN/CN]; Building C5, Biolake of Optics Valley, No.666 Gaoxin Avenue, East Lake High-tech Development Zone Wuhan, Hubei 430070, CN
Inventors: WANG, Cong; CN
DU, Peng; CN
Agent: YUHONG INTELLECTUAL PROPERTY LAW FIRM; WU, Dajian/LIU, Hualian West Wing, Suite 713, One Junefield Plaza, 6 Xuanwumenwai Street, Xicheng District Beijing 100052, CN
Priority Data:
201510652234.910.10.2015CN
Title (EN) ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY INCLUDING SAME
(FR) SUBSTRAT DE RÉSEAU ET DISPOSITIF D'AFFICHAGE À CRISTAUX LIQUIDES LE COMPRENANT
(ZH) 阵列基板和包含其的液晶显示器
Abstract: front page image
(EN) Provided are an array substrate (100) and a liquid crystal display including same. The array substrate (100) comprises a pixel unit (1) with a thin film transistor region (3) and a through hole region (4), wherein the pixel unit (1) comprises a glass substrate (5), a first insulating layer (6), a second insulating layer (7), a third insulating layer (8), a fourth insulating layer (9) and a fifth insulating layer (10) sequentially stacked from bottom to top; in the thin film transistor region (3), a light-blocking metal part (11) capable of being covered by the first insulating layer (6) is arranged on the glass substrate (5); an active layer (12) capable of being covered by the second insulating layer (7) is arranged on the first insulating layer (6); two ends of the active layer (12) are respectively connected to a source electrode (13) and a drain electrode (14) formed between the third insulating layer (8) and the fourth insulating layer (9); a gate electrode (15) capable of being covered by the third insulating layer (8) is arranged on the second insulating layer (7); and a common electrode (16) capable of being covered by the fifth insulating layer (10) is arranged on the fourth insulating layer (9); and in the through hole region (4), a pixel electrode (17) is arranged on the fifth insulating layer (10), and a through hole (18) is arranged on the fourth insulating layer (9) so as to enable the pixel electrode (17) to penetrate through the fifth insulating layer (10) to be connected to the source electrode (13) or the drain electrode (14), wherein a cushion layer is arranged below the through hole (18) in an insulating manner. Therefore, the array substrate (100) can prevent poor contact and disconnection between the pixel electrode (17) and the source electrode (13) or the drain electrode (14).
(FR) L'invention concerne un substrat de réseau (100) et un dispositif d'affichage à cristaux liquides le comprenant. Le substrat de réseau (100) comprend une unité de pixel (1) avec une région de transistor en couches minces (3) et une région de trou traversant (4), l'unité de pixel (1) comprenant un substrat de verre (5), une première couche isolante (6), une deuxième couche isolante (7), une troisième couche isolante (8), une quatrième couche isolante (9) et une cinquième couche isolante (10) empilées séquentiellement de bas en haut ; dans la région de transistor en couches minces (3), une partie métallique de blocage de lumière (11) apte à être recouverte par la première couche isolante (6) est disposée sur le substrat de verre (5) ; une couche active (12) apte à être recouverte par la deuxième couche isolante (7) est disposée sur la première couche isolante (6) ; deux extrémités de la couche active (12) sont respectivement connectées à une électrode de source (13) et une électrode de drain (14) formées entre la troisième couche isolante (8) et la quatrième couche isolante (9) ; une électrode de grille (15) apte à être recouverte par la troisième couche isolante (8) est disposée sur la deuxième couche isolante (7) ; et une électrode commune (16) apte à être recouverte par la cinquième couche isolante (10) est disposée sur la quatrième couche isolante (9) ; et, dans la région de trou traversant (4), une électrode de pixel (17) est disposée sur la cinquième couche isolante (10), et un trou traversant (18) est situé sur la quatrième couche isolante (9) de façon à permettre à l'électrode de pixel (17) de pénétrer à travers la cinquième couche isolante (10) pour être connectée à l'électrode de source (13) ou l'électrode de drain (14), une couche d'amortissement étant disposée sous le trou traversant (18) de manière isolante. Par conséquent, le substrat de réseau (100) peut empêcher un contact médiocre et une déconnexion entre l'électrode de pixel (17) et l'électrode de source (13) ou l'électrode de drain (14).
(ZH) 提供了一种阵列基板(100)和包含其的液晶显示器。阵列基板(100)包括具有薄膜晶体管区域(3)和通孔区域(4)的像素单元(1),像素单元(1)包括从下至上依次堆叠的玻璃基板(5)、第一绝缘层(6)、第二绝缘层(7)、第三绝缘层(8)、第四绝缘层(9)和第五绝缘层(10),在薄膜晶体管区域(3)中,玻璃基板(5)上设置能被第一绝缘层(6)覆盖的遮光金属件(11),第一绝缘层(6)上设有能被第二绝缘层(7)覆盖的有源层(12),有源层(12)的两端分别与形成在第三绝缘层(8)与第四绝缘层(9)之间的源极(13)和漏极(14)相连,在第二绝缘层(7)上设置能被第三绝缘层(8)覆盖的栅极(15),在第四绝缘层(9)上设置能被第五绝缘层(10)覆盖的公共电极(16),在通孔区域(4)中,在第五绝缘层(10)上设置像素电极(17),并且在第四绝缘层(9)上设置通孔(18)以使像素电极(17)穿过第五绝缘层(10)与源极(13)或漏极(14)连接,其中,在通孔(18)的下方绝缘式设置有垫层。因此,阵列基板(100)能防止像素电极(17)与源极(13)或漏极(14)之间的接触不良和断线。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)