WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017059104) ADIABATIC PHASE GATES IN PARITY-BASED QUANTUM COMPUTERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2017/059104    International Application No.:    PCT/US2016/054495
Publication Date: 06.04.2017 International Filing Date: 29.09.2016
IPC:
G06N 99/00 (2010.01), H01L 49/00 (2006.01)
Applicants: MICROSOFT TECHNOLOGY LICENSING, LLC [US/US]; One Microsoft Way Redmond, Washington 98052 (US)
Inventors: CLARKE, David; (US).
SAU, Jay Deep; (US).
SARMA, Sankar Das; (US)
Agent: BIBLE, Patrick; (US)
Priority Data:
62/235,028 30.09.2015 US
15/199,582 30.06.2016 US
Title (EN) ADIABATIC PHASE GATES IN PARITY-BASED QUANTUM COMPUTERS
(FR) PORTES DE PHASE ADIABATIQUES DANS DES ORDINATEURS QUANTIQUES À PARITÉ
Abstract: front page image
(EN)Example methods and mechanisms are described herein for implementing and adiabatically operating a topological quantum computing (TQC) phase gate that complements the existing Clifford operations, and thereby allows universal quantum computation with Majorana systems. Further embodiments include a testing system for the phase gate that is feasible with Majorana zero modes and demonstrates violations of the CHSH-Bell inequality. Further, the design used for the testing of the inequality leads directly to a practical platform for performing universal TQC with Majorana wires in which explicit braiding need never occur. Thus, certain embodiments of the disclosed technology involve three synergistically connected aspects of anyonic TQC (in the context of the currently active area of using MZMs for topological quantum computation): a practical phase gate for universal topological quantum computation using MZMs, a precise protocol (using CHSH inequality) for testing that the desired gate operation has been achieved, and bypassing the necessity of MZM braiding (and so avoiding, e.g., problems of nonadiabaticity in the braids).
(FR)La présente invention concerne des exemples de procédés et de mécanismes pour mettre en oeuvre et actionner de manière adiabatique une porte de phase de calcul quantique topologique (TQC) qui complète les opérations de Clifford existantes, et permet ainsi un calcul quantique universel avec des systèmes Majorana. D'autres modes de réalisation comprennent un système de test pour la porte de phase qui est réalisable avec des modes zéro de Majorana et démontre des violations de l'inégalité CHSH-Bell. En outre, la conception utilisée pour le test de l'inégalité conduit directement à une plate-forme pratique pour effectuer un TQC universel avec des fils de Majorana dans lequel un tressage explicite n'a jamais besoin d'avoir lieu. Ainsi, certains modes de réalisation de la technologie divulguée impliquent trois aspects reliés de manière synergique de TQC anyonique (dans le contexte de la zone actuellement active d'utilisation de MZM pour un calcul quantique topologique) : une porte de phase pratique pour le calcul quantique topologique universel en utilisant des MZM, un protocole précis (en utilisant l'inégalité CHSH) pour tester que le fonctionnement de porte souhaité a été obtenu, et le contournement de la nécessité du tressage MZM (et évitant ainsi, par exemple, des problèmes de non-adiabaticité dans les tresses).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)