A processor includes a decode unit to decode an instruction that is to indicate a first source packed data operand that is to include at least four data elements, to indicate a second source packed data operand that is to include at least four data elements, and to indicate one or more destination storage locations. The execution unit, in response to the instruction, is to store at least one result mask operand in the destination storage location(s). The at least one result mask operand is to include a different mask element for each corresponding data element in one of the first and second source packed data operands in a same relative position. Each mask element is to indicate whether the corresponding data element in said one of the source packed data operands equals any of the data elements in the other of the source packed data operands.

L'invention concerne un processeur qui comprend une unité de décodage pour décoder une instruction qui doit indiquer un premier opérande de données condensées source qui doit comprendre au moins quatre éléments de données, indiquer un second opérande de données condensées source qui doit comprendre au moins quatre éléments de données, et indiquer un ou plusieurs emplacements de stockage de destination. L'unité d'exécution, en réponse à l'instruction, doit stocker au moins un opérande de masque de résultat dans lesdits emplacements de stockage de destination. Lesdits opérandes de masque de résultat doivent comprendre un élément de masque différent pour chaque élément de données correspondant dans l'un des premier et second opérandes de données condensées sources dans une même position relative. Chaque élément de masque doit indiquer si l'élément de données correspondant dans ledit opérande de données condensées source parmi les opérandes de données condensées sources est ou non égal à l'un quelconque des éléments de données dans l'autre des opérandes de données condensées sources.