Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017037902) SEMICONDUCTOR SYSTEM AND COMPUTING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/037902 International Application No.: PCT/JP2015/075001
Publication Date: 09.03.2017 International Filing Date: 02.09.2015
IPC:
G06F 15/80 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
76
Architectures of general purpose stored programme computers
80
comprising an array of processing units with common control, e.g. single instruction multiple data processors
Applicants:
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
Inventors:
赤井 亮仁 AKAI, Akihito; JP
吉村 地尋 YOSHIMURA, Chihiro; JP
林 真人 HAYASHI, Masato; JP
奥山 拓哉 OKUYAMA, Takuya; JP
山岡 雅直 YAMAOKA, Masanao; JP
青木 秀貴 AOKI, Hidetaka; JP
Agent:
特許業務法人筒井国際特許事務所 TSUTSUI & ASSOCIATES; 東京都新宿区新宿2丁目3番10号 新宿御苑ビル3階 3F, Shinjuku Gyoen Bldg., 3-10, Shinjuku 2-chome, Shinjuku-ku, Tokyo 1600022, JP
Priority Data:
Title (EN) SEMICONDUCTOR SYSTEM AND COMPUTING METHOD
(FR) SYSTÈME À SEMI-CONDUCTEUR ET PROCÉDÉ DE CALCUL
(JA) 半導体システムおよび計算方法
Abstract:
(EN) A low-cost and easily manufacturable semiconductor system and a computation method are provided which can perform, with an optimal partition method, computation of a large-scale and complex interaction model such as an Ising model. In a semiconductor system 104, a controller 106 is provided with a spin data storage unit 112, a problem data storage unit 111, a register 108, an address generating unit 123, an expansion unit 125, and a data summing unit 126. In the registers 108, an address in the spin data storage unit 112 and the problem data storage unit 111 for indicating a boundary when partitioning problem data to be processed is configured. The data summing unit 126 receives the spin values stored in the memory cells of multiple semiconductor chips 116, and stores these in the spin data storage unit 112 on the basis of a correspondence relation.
(FR) L'invention concerne un système à semi-conducteur pouvant être fabriqué facilement et à faible coût ainsi qu'un procédé de calcul, qui peuvent, avec un procédé de partitionnement optimal, calculer un modèle d'interaction complexe à grande échelle tel qu'un modèle d'Ising. Dans un système à semi-conducteur (104), un contrôleur (106) est doté d'une unité de mémorisation de données à spin (112), d'une unité de mémorisation de données de problème (111), d'un registre (108), d'une unité de génération d'adresse (123), d'une unité d'expansion (125) et d'une unité d'addition de données (126). Dans le registre (108), une adresse dans l'unité de mémorisation de données à spin (112) et l'unité de mémorisation de données de problème (111) servant à indiquer une limite lors du partitionnement de données de problème à traiter est configurée. L'unité d'addition de données (126) reçoit les valeurs de spin mémorisées par les cellules de mémoire de plusieurs puces à semi-conducteur (116), et les place dans l'unité de mémorisation de données à spin (112) sur la base d'une relation de correspondance.
(JA) 例えばイジングモデルなどのような大規模かつ複雑な相互作用モデルの計算を最適な分割方法で行うことができ、安価かつ容易に製造可能な半導体システムおよび計算方法である。半導体システム104において、コントローラ106は、スピンデータ格納部112と、問題データ格納部111と、レジス108と、アドレス生成部123と、展開部125と、データ集計部126とを備える。レジス108には、処理対象とする問題データの分割する際の境界を指定するためのスピンデータ格納部112および問題データ格納部111のアドレスが設定される。データ集計部126は、複数の半導体チップ116のメモリセルに格納された各スピンの値を受信し、対応関係に基づきスピンデータ格納部112へ格納する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)