Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017035927) INTERLOCKING CIRCUIT TEST EQUIPMENT AND TEST METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/035927 International Application No.: PCT/CN2015/092173
Publication Date: 09.03.2017 International Filing Date: 19.10.2015
IPC:
G01R 31/28 (2006.01)
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31
Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28
Testing of electronic circuits, e.g. by signal tracer
Applicants:
沈阳拓荆科技有限公司 SHENYANG PIOTECH CO., LTD. [CN/CN]; 中国辽宁省沈阳市 浑南新区新源街1-1号三层 3rd Floor, No. 1-1 Xinyuan Street, Hunnan New District Shenyang, Liaoning 110000, CN
Inventors:
吕欣 LV, Xin; CN
周仁 ZHOU, Ren; CN
刘忠武 LIU, Zhongwu; CN
Agent:
沈阳维特专利商标事务所(普通合伙) SHENYANG WEITE PATENT AND TRADEMARK AGENCY (GENERAL PARTNERSHIP); 中国辽宁省沈阳市 和平区南京南街56号明日大厦808屈芳 Room 808, Mingri Building, Qu Fang No. 56, South Nanjing Street, Heping District Shenyang, Liaoning 110000, CN
Priority Data:
201510553251.701.09.2015CN
Title (EN) INTERLOCKING CIRCUIT TEST EQUIPMENT AND TEST METHOD
(FR) ÉQUIPEMENT DE TEST DE CIRCUITS ASSERVIS ET PROCÉDÉ DE TEST
(ZH) 一种互锁电路测试设备及测试方法
Abstract:
(EN) An interlocking circuit test equipment and test method belong to the technical field of semiconductor interlocking circuit detection. The test method comprises: a signal to be detected is configured; the corresponding state is written into the corresponding port of a tested PCB according to the configured signal; the PCB changes according to a state of an input terminal, a workable circuit would work and the corresponding output terminal state changes; changed output terminal output values are collected and compared to configured information in the preceding step; and a value which cannot match is explained and stored. Problems that test time is long, reliability is low, and the tested PCB or a device is easily damaged are solved. The test equipment can carry out batch test, not only increasing test efficiency and reducing test time, but also being able to guarantee integral quality of the test, so as to protect the product and the component from being damaged.
(FR) L'invention concerne un équipement de test de circuits asservis et un procédé de test relevant du domaine technique de la détection de circuits asservis à semi-conducteurs. Le procédé de test comprend les étapes suivantes : un signal à détecter est configuré ; l'état correspondant est écrit sur le port correspondant d'une carte de circuit imprimé (PCB) testée conformément au signal configuré ; la carte de circuit imprimé (PCB) change d'état en fonction d'un état d'une borne d'entrée, un circuit apte à fonctionner fonctionne et l'état correspondant de la borne de sortie change ; des valeurs de sortie modifiées de la borne de sortie sont obtenues et comparées à des informations configurées à l'étape précédente ; et une valeur non concordante est expliquée et stockée. Les problèmes de temps de test prolongé, de faible fiabilité et d'endommagement facile de la carte de circuit imprimé ou d'un dispositif testé sont résolus. L'équipement de test peut effectuer des tests par lots, cela ayant non seulement pour effet d'augmenter l'efficacité des tests et de réduire le temps de test, mais également de permettre de garantir une qualité intégrale des tests, de manière à protéger le produit et le composant contre un endommagement.
(ZH) 一种互锁电路测试设备及测试方法,属于半导体互锁电路检测技术领域,该测试方法包括对待检测信号进行配置;根据配置的信号将相应的状态写入测试的PCB板相应的端口上;PCB板根据输入端的状态变化,能够工作的电路就会工作,相应的输出端状态发生改变;发生改变的输出端输出值经过采集后与前述步骤中配置的信息进行比对,将未能匹配上的数值进行说明并保存。解决测试时间较长,可靠性低,而且较容易将测试的PCB板或者元器件损坏的问题,该测试设备可进行批量测试,不仅提高测试效率,减少测试时间,同时还可保证测试的整体质量,使产品及元件不受损坏。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)