Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017035906) CMOS GOA CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/035906 International Application No.: PCT/CN2015/091642
Publication Date: 09.03.2017 International Filing Date: 10.10.2015
IPC:
G09G 3/36 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
Applicants:
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 No. 9-2, Tangming Road, Guangming District Shenzhen, Guangdong 518132, CN
武汉华星光电技术有限公司 WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国湖北省武汉市 东湖开发区高新大道666号生物城C5栋 Building C5, Biolake of Optics Valley No.666 Gaoxin Avenue, Wuhan East Lake High-tech Development Zone Wuhan, Hubei 430070, CN
Inventors:
赵莽 ZHAO, Mang; CN
Agent:
深圳市德力知识产权代理事务所 COMIPS INTELLECTUAL PROPERTY OFFICE; 中国广东省深圳市 福田区上步中路深勘大厦15E Room 15E, Shenkan Building, Shangbu Zhong Road, Futian District Shenzhen, Guangdong 518028, CN
Priority Data:
201510556373.102.09.2015CN
Title (EN) CMOS GOA CIRCUIT
(FR) CIRCUIT GOA CMOS
(ZH) CMOS GOA 电路
Abstract:
(EN) A CMOS GOA circuit. A NOR gate (Y) is disposed in a latch module (3). Antiphase stage transmission signals (XQ(N)) and global signals (Gas) are respectively inputted into two input ends of the NOR gate (Y). When the global signals (Gas) are at a high potential, scanning drive signals (G(N)) at all stages are increased to be at high potentials under control; the potentials of antiphase stage transmission signals Q(N) at all stages are pulled down by the NOR gate (Y) and the antiphase stage transmission signals Q(N) at all stages are reset. Compared with the prior art, no reset module needs to be separately disposed, so that additional elements, wires and reset signals are not needed. The area of the GOA circuit is reduced, the complexity of signals is simplified, and the design of a narrow-frame panel is facilitated. In addition, the low potentials of the antiphase stage transmission signals (Q(N)) are stored while the scanning drive signals (G(N)) at all stages are increased to be high in potential by arranging a storage capacitor (7). Therefore, the stability of the GOA circuit is improved.
(FR) L'invention concerne un circuit GOA CMOS. Une porte NON-OU (Y) est disposée dans un module de verrou (3). Des signaux de transmission d'étage en opposition de phase (XQ(N)) et des signaux globaux (Gas) sont entrés respectivement dans deux extrémités d'entrée de la porte NON-OU (Y). Lorsque les signaux globaux (Gas) ont un potentiel élevé, le potentiel de signaux d'attaque de balayage (G(N)) à tous les étages augmente pour devenir élevé sous contrôle. Les potentiels de signaux de transmission d'étages en opposition de phase Q(N) à tous les étages sont rappelés vers le niveau bas par la porte NON-OU (Y), et les signaux de transmission d'étages en opposition de phase Q(N) à tous les étages sont remis à zéro. Par rapport à l'état de la technique, aucun module remis à zéro ne doit être disposé séparément, de sorte qu'aucun élément supplémentaire, fil ni signal remis à zéro n'est nécessaire. La superficie du circuit GOA est réduite, les signaux sont moins complexes, et la conception d'un panneau à encadrement étroit est facilitée. De plus, les faibles potentiels des signaux de transmission d'étages en opposition de phase (Q(N)) sont stockés tandis que le potentiel des signaux d'attaque de balayage (G(N)) à tous les étages augmente pour devenir élevé grâce à la présence d'un condensateur de stockage (7). Par conséquent, la stabilité du circuit GOA est améliorée.
(ZH) 一种CMOS GOA电路,在锁存模块(3)中设置或非门(Y),将或非门(Y)的两输入端分别输入反相级传信号(XQ(N))与全局信号(Gas),当全局信号(Gas)为高电位时,控制各级扫描驱动信号(G(N))全部同时上升为高电位,同时控制所述或非门(Y)拉低各级级传信号(Q(N))的电位,对各级级传信号(Q(N))进行清零复位,与现有技术相比,不需要单独设置复位模块,省去了附加的元件、走线、与复位信号,减小了GOA电路的面积,简化了信号的复杂度,利于窄边框面板的设计;此外,通过设置存储电容(7)在各级扫描驱动信号(G(N))全部同时上升为高电位时对级传信号(Q(N))的低电位进行存储,提高了GOA电路的稳定性。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)