Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017033129) READ METHOD COMPENSATING PARASITIC SNEAK CURRENTS IN A CROSSBAR MEMRISTIVE MEMORY
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2017/033129 International Application No.: PCT/IB2016/055030
Publication Date: 02.03.2017 International Filing Date: 23.08.2016
IPC:
G11C 13/00 (2006.01)
[IPC code unknown for G11C 13]
Applicants:
KING ABDULLAH UNIVERSITY OF SCIENCE AND TECHNOLOGY [SA/SA]; 4700 King Abdullah University of Science and Technology Technology Transfer Office Thuwal, 23955-6900, SA
Inventors:
ZIDAN, Mohammed Affan; SA
OMRAN, Hesham; SA
NAOUS, Rawan; SA
SALEM, Ahmed Sultan; SA
SALAMA, Khaled Nabil; SA
Priority Data:
62/210,57127.08.2015US
Title (EN) READ METHOD COMPENSATING PARASITIC SNEAK CURRENTS IN A CROSSBAR MEMRISTIVE MEMORY
(FR) PROCÉDÉ DE LECTURE COMPENSANT DES COURANTS DE FUITE PARASITES DANS UNE MÉMOIRE MEMRISTIVE CROSSBAR
Abstract:
(EN) Methods are provided for mitigating problems caused by sneak- paths current during memory cell access in gateless arrays. Example methods contemplated herein utilize adaptive-threshold readout techniques that utilize the locality and hierarchy properties of the computer memory system to address this sneak-paths problem. The method of the invention is a method for reading a target memory cell located at an intersection of a target row of a gateless array and a target column of the gateless array, the method comprising: -reading a value of the target memory cell; and -calculating an actual value of the target memory cell based on the read value of the memory cell and a component of the read value caused by sneak path current. Utilizing either an "initial bits" strategy or a "dummy bits" strategy in order to calculate the component of the read value caused by sneak path current, example embodiments significantly reduce the number of memory accesses pixel for an array readout. In addition, these strategies consume an order of magnitude less power in comparison to alternative state-of-the-art readout techniques.
(FR) L'invention concerne des procédés permettant d'atténuer des problèmes causés par un courant de trajets de fuite pendant un accès à une cellule de mémoire dans des réseaux sans grille. Des procédés à titre d'exemple utilisent des techniques de lecture à seuil adaptatif, qui utilisent des propriétés de hiérarchie et d'emplacement du système de mémoire informatique pour résoudre ce problème de trajets de fuite. Le procédé de l'invention est un procédé permettant de lire une cellule de mémoire cible située au niveau d'une intersection d'une rangée cible d'un réseau sans grille et d'une colonne cible du réseau sans grille, le procédé consistant : - à lire une valeur de la cellule de mémoire cible ; et - à calculer une valeur réelle de la cellule de mémoire cible sur la base de la valeur lue de la cellule de mémoire et d'une composante de la valeur lue causée par un courant de trajet de fuite. Au moyen d'une stratégie de "bits initiaux" ou d'une stratégie de "bits factices" pour calculer la composante de la valeur lue causée par un courant de trajet de fuite, des modes de réalisation à titre d'exemple réduisent considérablement le nombre de pixels d'accès à une mémoire pour une lecture de réseau. En outre, ces stratégies utilisent un ordre de grandeur de puissance moindre par comparaison avec d'autres techniques de lecture de l'état de la technique.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)